基于STM32+CPLD全数字同步伺服驱动器的设计与实现
时间:2019-06-27
大小:1.64MB
阅读数:220
查看他发布的资源
资料介绍
以通用的高性能伺服驱动器为研究对象,选用STM32+CPLD 作为控制芯片,采用转子磁场定向及空间矢量脉宽调制技术,详细介绍了伺服驱动器的硬、软件设计,提出了一款全数字、高性能的永磁同步伺服驱动器的设计方案。其中,针对伺服系统的速度控制器设计了一种PDFF 算法,并对PDFF 算法进行了测试验证。最后,搭建测试平台,对伺服驱动器进行性能测试。通过与日本安川Σ-7 伺服驱动器测试结果进行对比,验证该伺服驱动器设计的可行性与有效性。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或
联系我们 删除。