资料
  • 资料
  • 专题
一种降抖动的位同步环路设计与实现
推荐星级:
时间:2019-06-09
大小:1.46MB
阅读数:840
上传用户:royalark_912907664
查看他发布的资源
下载次数
0
所需E币
3
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
针对通信系统中位定时环路自噪声过大的问题,改进了传统Gardner位同步环路,采用改进型Gardner算法与PSO算法优化的预滤波器相结合的方式,从定时误差检测和波形预处理两方面有效抑制了环路的定时误差抖动,提升了环路收敛速度。通过算法仿真,验证了该改进环路的正确性和有效性;通过FPGA验证,表明了该环路的可实现性和良好的工程应用价值。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书