资料
  • 资料
  • 专题
数据采集系统中SDRAM控制器的FPGA设计
推荐星级:
时间:2019-06-10
大小:719.84KB
阅读数:1071
上传用户:royalark_912907664
查看他发布的资源
下载次数
2
所需E币
3
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
针对SDRAM时序控制复杂等设计难点,提出了一种基于现场可编程门阵列 (FPGA) 设计SDRAM控制器的方法。使用状态机的设计思想, 采用Verilog 硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行了时序仿真,得到的SDRAM读写仿真波形图时序合理、逻辑正确。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书