PLL原理讲义 锁相环基本原理 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器 （LPF）三个基本电路组成，如图1， Ud = Kd (θi–θo) UF = Ud F（s） θi θo 图1 一．鉴相器（PD） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 1. 异或门鉴相器 异或门的逻辑真值表示于表1，图2是逻辑符号图。 |输入 |输出| | A | B |F | |0 |0 |0 | |0 |1 |1 | |1 |0 |1 | |1 |1 |0 | 表1 图2 从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差(θ时，输出端F的波形的 占空比与(θ有关，见图3。将F输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与(θ有关，这样，我 们就可以利用异或门来进行相位到电压 (θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U = Vdd * (θ/ ( (1) Vcc 不同的(θ，有不同的直流分量Vd。 (θ与V的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc ……