高速信号完整性分析2、高速电子设计的板级信号完整性处理 高速数字系统的振铃和串扰问题一直是一个令人头疼的问题，特别是在今 天，越来越多的 VLSI 芯片工作在 100MHz 的频率以上，450MHz 的 CPU 也将广泛 应用，信号的边沿越来越陡（已达到 ps 级），这些高速器件性能的增加也给高 速系统设计带来了困难。 同时， 高速系统的体积不断减小使得印制板的密度迅速 提高。比较现在新的 PC 主板与几年前的主板，可以看到新的主板上加入了许多 端接。信号完整性问题已经成为新一代高速产品设计中越来越值得注意的问题， 这已是毋庸置疑的了。 信号完整性（Signal Integrity，简称 SI）是指在信号线上的信号质量。 差的信号完整性不是由某一单一因素导致的， 而是板级设计中多种因素共同引起 的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。 源端与负载端阻抗不匹配会引起线上反射， 负载将一部分电压反射回源端。 如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反 射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面 的不连续等因素的变化均会导致此类反射。 信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容 引起， 振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发 生在周期信号中， 如时钟等， 振铃和环绕振荡同反射一样也是由多种因素引起的， 振铃可以通过适当的端接予以减小，但是不可能完全消除。 新一代的 EDA 信号完整性工具主要包括布线前 /布线后 SI 分析工具和系统 级 SI 工具等。 使用布线前 SI 分析工具可以根据设计对信号完整性与时序的要求 在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关 键线网的端接策略。SI 分析与仿真工具不仅可以对一块 PCB 板的信号流进行分 ……