资料
  • 资料
  • 专题
基于双核Nios II系统的数字预失真器设计
推荐星级:
时间:2019-12-24
大小:288.79KB
阅读数:191
上传用户:238112554_qq
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
基于双核Nios II系统的数字预失真器设计 基于双核 Nios II 系统的数字预失真器设计 曾德军,石栋元,李金政,夏威,何子述 (电子科技大学电子工程学院,成都,611731) 摘要:设计了一种基于双核 Nios II 系统的数字预失真器(DPD) 。在 FPGA 中构建多查找表 结构实现了基于记忆多项式模型的 DPD;采用双核处理器完成并行 RLS 算法处理,保证了 DPD 模型参数提取过程的执行效率。实验结果验证该系统能够对功放的非线性进行较好补 偿。 关键词:FPGA 数字预失真器(DPD) ;功率放大器(PA);片上可编程系统(SOPC) ; 双核 Nios II;并行递归最小二乘(RLS)算法 中图分类号:TN919.8 文献标识码:A A Digital Predistorter Based on the Dual-core Nios II System ZENG De-jun, SHI Dong-yuan, LI Jin-zheng XIA Wei, HE Zi-shu (School of Electronic Engineering, University of Electronic Science and Technology of China , Chengdu ……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书