基础 附录A Verilog 参考资料 本附录叙述了书中所用到的 Verilog 语法。其目的在于为读者查阅参考资料提供方便，因 此只提供了一些简明的描述，并附带一些例子。附录A中绝大多数的例子是符合原始的 Verilog 1995 标准的，同时也介绍了一些 Verilog 2001 标准 [8] 中最重要的语法。建议读者先学 习2.10节中的Verilog入门。 本附录不是想编写成 Verilog 语法大全。尽管我们讨论了 Verilog 语言中对逻辑电路综合有 用的几乎所有的语法，但是并未叙述对电路仿真有用的许多语法。虽然本附录中省略的语法， 在本书中并没有一个例子需要用到，但我们仍建议想进一步学习 Verilog 的读者，参阅本附录 指定的参考资料[1~7]。 如何编写Verilog代码 新手编写 Verilog 代码时往往采用类似编写计算机程序的方式，即在程序中包含许多变量 和循环。计算机辅助设计工具综合这样的代码，究竟能生成什么样的逻辑电路是很难确定的。 综合工具的任务是分析一段 Verilog 代码，根据语法确定究竟用什么电路来实现这段代码。考 虑如下的代码： 按照语句的顺序，考虑每条语句的含义，我们就能理解语义，仿真工具也是这样理解程 序段的。这段代码使得 f 根据 s 的值，被赋予 w 0或者 w 1。综合工具通常会用多路器电路来实现 这段代码。 一般来说，综合工具必须能根据代码识别出该代码段对应某种电路结构，例如上面的多 路器。从实际观点出发，只有当用户编写的程序符合大家共同使用的风格时，综合工具才能 做到这一点。因此，刚开始学习使用 Verilog 设计的用户应该采用经验丰富的设计者建议的编 码风格。本书共包含有 140 多个 Verilog 代码的范例，各自与不同类……