基于CPLD FPGA的半整数分频器的设计 基于CPLD/FPGA的半整数分频器的设计   摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器 的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过 程和方法。 关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器 1 引言 CPLD （Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门阵列）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件基础上 发展起来的。同以往的PAL、GAL相比， FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上 百块通用IC芯片。这种芯片具有可编程和实现方案容易改动等特 点。由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM、PROM、或EPROM中，因而 在可编程门阵列芯片及外围电路保持不动的情况下，换一块 EPROM芯片，就能实现一种新的功能。它具有设计开发周期短、设计制造成本低、开发工 具先进、标准产品无需测试、质量稳定以及实时在检验等优点，因此， 可广泛应用于产品的原理设计和产品生产之中。几乎所有应用门阵列、PLD和中小规模通 用数字集成电路的场合均可应用FPGA和CPLD器件。 在现代电子系统中，数字系统所占的比例越来越大。系统发展的越势是数字化和集成化 ，而CPLD/FPGA作为可编程ASIC（专用集成电路）器件，它将在数字逻辑系统中发挥越来 越重要的作用。 在 数字逻辑电路设计中，分频器是一种基本电路。通常用来对某个给定频率进行分频，以 得到所需的频率。整数分频器的实……