针对通用异步接收和发送器UART对随机脉冲干扰特别敏感的弱点,引入数字相关器,以实现信号的最佳接收及提高UART的抗干扰性能;结合现场可编程逻辑门阵列FPGA的结构特点针对同步模块和数字相关器等关键部件进行逻辑设计优化,使UART性能大为提高. ……
