帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • 在编程开关电路
    所需E币：3
    下载：0
    大小：29.71KB
    时间：2020.03.06
    上传者：wsu_w_hotmail.com
    简单的双向模拟开关（MAX4525）在电路编程通过提供促进双服务为两行（SDA和沙田至中环线）可编程的设备上：正常操作，它们连接到其他的电路和编程模式，它们连接到编程的标头。Maxim>AppNote
    maxim in-circuit programming
  • 针对下一代串行背板的可编程逻辑解决方案
    所需E币：3
    下载：0
    大小：151.58KB
    时间：2020.03.06
    上传者：givh79_163.com
    针对下一代串行背板的可编程逻辑解决方案WhitePaper:Application-SerialBackplaneRWP210(v1.0)February17,2004ProgrammableLogi
    xilnx fpga
  • 手机/终端内的 CoolRunner-II CPLD
    所需E币：3
    下载：0
    大小：83.75KB
    时间：2020.03.06
    上传者：978461154_qq
    手机/终端内的CoolRunner-IICPLDWhitePaper:CoolRunner-IICPLDsRWP198(v1.0)June30,2003CoolRunner-IICPLDsinCell
    Xilinx fpga
  • SERDES Framer Interface Level 5
    所需E币：3
    下载：0
    大小：2.95MB
    时间：2020.03.06
    上传者：16245458_qq.com
    SERDESFramerInterfaceLevel5……
    Xilinx fpga
  • 在数字视频应用中使用 CoolRunner-II CPLD
    所需E币：3
    下载：0
    大小：768.72KB
    时间：2020.03.06
    上传者：978461154_qq
    在数字视频应用中使用CoolRunner-IICPLDWhitePaper:CoolRunner-IICPLDs)RWP264(v1.0)May4,2007UsingCoolRunner-IICPLD
    Xilinx fpga
  • 1:7 Deserialization in Spartan-3E/3A FPGAs at Speeds Up to 666 Mbps
    所需E币：3
    下载：0
    大小：774.07KB
    时间：2020.03.06
    上传者：wsu_w_hotmail.com
    1:7DeserializationinSpartan-3E/3AFPGAsatSpeedsUpto666MbpsApplicationNote:Spartan-3E/3AFPGAsR1:7Deser
    Xilinx fpga
  • Reference Design: Logicore OPB USB 2.0 Device
    所需E币：3
    下载：0
    大小：363.78KB
    时间：2020.03.06
    上传者：16245458_qq.com
    ReferenceDesign:LogicoreOPBUSB2.0DeviceApplicationNote:EmbeddedProcessingRReferenceDesign:LogiCOREOP
    Xilinx fpga
  • FPGA学习总结
    所需E币：3
    下载：0
    大小：300.37KB
    时间：2020.03.06
    上传者：微风DS
    FPGA学习总结2011-10-12论坛笔记整理第一部分vhdl程序中的基本问题总结..........................................................
    fpga 学习总结
  • FPGA入门教程
    所需E币：3
    下载：1
    大小：672.08KB
    时间：2020.01.03
    上传者：978461154_qq
    FPGA入门教程FPGA入门教程1．数字电路设计入门2．FPGA简介3．FPGA开发流程4．RTL设计5．QuartusⅡ设计实例6.ModelSim和Testbench1.数字电路设计入门1.1数字
    fpga 入门教程
  • 新手的verilog学习经验
    所需E币：3
    下载：0
    大小：21.5KB
    时间：2020.01.03
    上传者：givh79_163.com
    新手的verilog学习经验我学verilog语言进行FPGA设计也就半年时间，很多的东西就是在EDACN上学到的，现在想说说自己对使用verilog进行FPGA设计的一些体会，我水平不高，主要是为新
    verilog 学习经验
  • HuaWei Verilog 约束
    所需E币：3
    下载：0
    大小：111.25KB
    时间：2020.03.06
    上传者：238112554_qq
    HuaWeiVerilog约束第1部分：命令规则每个文件只包含一个module，module名要小写，并且与文件名保持一致除parameter外，信号名全部小写，名字中的两个词之间用下划线连接由par
    huawei verilog 约束
  • Verilog HDL 华为入门教程
    所需E币：3
    下载：0
    大小：281.48KB
    时间：2020.01.07
    上传者：978461154_qq
    VerilogHDL华为入门教程文档编号版本密级文档中心1.0内部公开资源类别：HDL语言共41页VerilogHDL入门教程(仅供内部使用)拟制：中研基础日期：2004.8.3批准：中研基础日期：批
    verilog hdl 华为入门教程
  • Verilog典型电路设计 华为
    所需E币：3
    下载：0
    大小：310.36KB
    时间：2020.01.07
    上传者：givh79_163.com
    Verilog典型电路设计华为VerilogHDL&'($%!"#S%&QR……
    verilog 典型电路设计 。华为
  • 华为FPGA设计流程指南
    所需E币：3
    下载：0
    大小：116KB
    时间：2020.01.07
    上传者：rdg1993
    华为FPGA设计流程指南FPGA设计流程指南前言本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：•在于规范整个设计流程，实现开发的合理性、一致
    华为
  • coding style
    所需E币：3
    下载：0
    大小：93.5KB
    时间：2020.03.06
    上传者：微风DS
    codingstyle海思高校合作——QA培训资料1.RTLCODE规范1.标准的文件头在每一个版块的开头一定要使用统一的文件头，其中包括作者名，模块名，创建日期，概要，更改记录，版权等必要信息。统一
    coding style fpga
  • 易于理解的解释校准触摸屏系统
    所需E币：3
    下载：0
    大小：208.2KB
    时间：2020.03.06
    上传者：978461154_qq
    摘要：机械错位和缩放因素导致的触摸屏面板（触摸屏控制器翻译）和（通常是一个液晶显示器）上安装触摸屏显示未来值之间的不匹配。本教程讨论如何校准触摸屏，以配合显示。Maxim>DesignSupport>
    maxim touch screen
  • 布局准则，最大限度地提高汽车电源的性能和减少排放
    所需E币：3
    下载：0
    大小：196.95KB
    时间：2020.03.06
    上传者：238112554_qq
    摘要：当使用高频开关稳压器，汽车电源将提供一个清洁的输出电源中的电磁干扰（EMI）室保存时间调试排放问题的一个很好的PCB布局。本应用笔记介绍如何布局MAX16903/MAX16904的开关稳压器，以
    maxim automotive dcdc
1 ...463464465466467468469470... 500下一页
上传