资料
  • 资料
  • 专题
  • 所需E币:5
    下载:0
    大小:31.74KB
    时间:2020.02.17
    上传者:二不过三
    2006年12月全球半导体公司最新排名……
  • 所需E币:3
    下载:0
    大小:69.5KB
    时间:2020.02.17
    上传者:wsu_w_hotmail.com
    spice使用NECSpiceBasicsCopyrightbydingsg&lixm一、先source~dingsg/.cshrc;假定已有PSPICE等SPICE工具基础。建议把shell里面的内
  • 所需E币:4
    下载:0
    大小:514.72KB
    时间:2020.02.17
    上传者:2iot
    dacvhdlcode,dac……
  • 所需E币:3
    下载:0
    大小:649.93KB
    时间:2020.02.17
    上传者:978461154_qq
    Telescopic_pptMixedSignalVLSIDesignforTelecommunicationSystem,2003/FallFullyDifferentialOperationalA
  • 所需E币:3
    下载:0
    大小:339.54KB
    时间:2020.02.17
    上传者:givh79_163.com
    modelingjitterinpll7KH'HVLJQHUV*XLGHGRZQORDGHGIURPZZZGHVLJQHUVJXLGHFRPModelingJitterinPLL-basedFrequ
  • 所需E币:4
    下载:0
    大小:263.95KB
    时间:2020.02.17
    上传者:2iot
    simulationofSigma-Deltamodu...,SDT……
  • 所需E币:4
    下载:0
    大小:158.76KB
    时间:2020.02.17
    上传者:978461154_qq
    跨时钟域异步电路处理只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控制器、CDROM/DVD控制器、调制解调器、网卡以及网络处
  • 所需E币:3
    下载:0
    大小:928.42KB
    时间:2020.02.17
    上传者:givh79_163.com
    综合工具教程,Pro_intro_72……
  • 所需E币:4
    下载:0
    大小:1.14MB
    时间:2020.02.17
    上传者:2iot
    clocktreesynthesis,ICCompilers_ClockTreeSynthesis……
  • 所需E币:3
    下载:0
    大小:486KB
    时间:2020.02.17
    上传者:wsu_w_hotmail.com
    IC设计流程介绍,IC_design_flow……
  • 所需E币:3
    下载:0
    大小:119.13KB
    时间:2020.02.17
    上传者:二不过三
    版图设计,版图设计……
  • 所需E币:3
    下载:0
    大小:5.63KB
    时间:2020.02.17
    上传者:quw431979_163.com
    硬件人员必看经验总结,硬件人员必看经验总结……
  • 所需E币:3
    下载:0
    大小:1.6MB
    时间:2020.02.17
    上传者:quw431979_163.com
    有关cadence的一些资料大家共享,cadence教程……
  • 所需E币:3
    下载:0
    大小:180.67KB
    时间:2020.02.17
    上传者:978461154_qq
    cmos基准电压源的设计,一种工作在亚阈值区的低功耗基准电压电路……
  • 所需E币:3
    下载:1
    大小:718.45KB
    时间:2020.02.17
    上传者:rdg1993
    systemverilog中文手册,SystemVerilog3[1]……
  • 所需E币:3
    下载:0
    大小:700.94KB
    时间:2020.02.17
    上传者:rdg1993
    smartspice,smartspice……
  • 所需E币:4
    下载:0
    大小:81.28KB
    时间:2020.02.17
    上传者:978461154_qq
    HDL_ParametersNewVerilog-2001TechniquesforCreatingParameterizedModels(orDownWith`defineandDeathofade