原创 参考实例

2012-12-3 13:05 3743 8 11 分类: FPGA/CPLD 文集: ALTERA FPGA

收集一些经过验证的参考实例


1、第一个上NIOSII的例子,包含了以下实例:a、对SDRAM定制控制;b、用户自制核挂靠NIOS核(IIC、VGA等):part1https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/f2417252-c166-409f-b067-308de4453d20.rar、part2https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/c125188e-8044-4ab1-9963-976082a335ee.rar、part3https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/19b8c633-90f3-48f2-b468-99f75bb53ece.rar、part4https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/f80ec827-7e2e-4d98-8db7-11dde7548605.rar。


 


2、第二个例子,是关于FPGA实现UART操作:part1https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/fe5550fa-a21c-4ea7-8782-6fd4eb04b6f4.rar、part2https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/73aed3f2-6991-419a-b4cf-955aef989167.rar、part3https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/58ddcb4f-956a-4f78-a039-9b3181eeaa0d.rar。


 


3、SDRAM控制QuartusII工程:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/15/e1a8bda3-6036-4581-a804-5bb06dc48583.rar。


 


4、FPGA操作FLASH:


      FPGA型号-EP2C5Q208;


      FLASH型号-E28F320J3A110,datasheet:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/16/cd04c3fa-90d3-4baa-905c-4fd76f4cdb99.rar;


      目的:通过FPGA可以烧写FLASH。


      a、NOR和NAND flash的program都只能将数据位从1写到0,而不能将0写成1,所以对flash进行写入之前必须erase(将flash所有位写成1)。


 


5、关于硬件语言分频


     1)、用VHDL实现的任意N进制分频:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/18/c8e5a866-954a-43b1-b572-67abc9a9ed75.rar。


     2)、用VHDL进行各种各样的分频器设计:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/18/250ddf12-7d88-47d0-a8c5-047274810d4a.rar。


 


6、关于Altera的两个参考设计:


       1)、SDR SDRAM参考设计:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/28/8c55794c-babc-441f-b29a-6e3f6b6b0311.zip;


       2)、DDR SDRAM参考设计:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/28/6ef90af4-0e46-4c55-8f98-fff07159c4f2.zip。Altera介绍DDR SDRAM Interface的PPT,Part1:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/28/417f147a-921d-4f37-ad30-699332fdf51b.rar,part2:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/28/bd8d521f-eaa0-4440-991e-7afcdaaebe7c.rar。


              自己改写的ddr sdram工程,还未完成:https://static.assets-stash.eet-china.com/album/old-resources/2009/6/30/c3da69e5-04cf-4ecd-9184-788f476aa4ef.rar。

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户549868 2015-5-5 10:03

感谢!学习了。

coyoo 2009-6-15 10:27

附件上传有限制,分卷压缩后重新上传。

tengjingshu_112148725 2009-6-15 08:51

例子呢?
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
3
8
关闭 站长推荐上一条 /3 下一条