原创 看于博士视频学Allegro出光绘

2012-12-3 12:11 5242 18 16 分类: PCB 文集: Cadence

首先第一步是博士在第59讲里讲到的钻孔(NC Drill)操作,即生成钻孔处理文件。参考博士的视频操作即可。

 

其次是出光绘,即最后一讲博士第60讲的内容。

 

在出光绘时,设置参数界面有个底片尺寸,如果采取默认值,如图1所示,那么我的板子会报错,一开始没注意是这个问题,后来一想我的板子物理尺寸较大以致都大于Allegro默认的底片尺寸。改成如图2所示即可。

via22.jpg
图1
via22.jpg
图2
 
本人的板子是12层,那么提交给制板厂的文件有哪些呢,如图3所示。
1.jpg
图3 最终提交给PCB制板厂的文件
虽然视频以及图3详细给出了提交给PCB厂生成所需的所有文件,这里还是要总结一下除了钻孔文件之外,出光绘所需要的层(film):
1、当进入artwork,默认所有的电气层已自动添加了相应的film。
2、丝印层,包括顶层和底层丝印层。而每层一般又包括以下三个subclass,即(1)Package Geometry Silkscreen,(2)Manufaturing Auto Silk,(3)Board Geometry Silkscreen。
3、Solder Mask,包括顶层和底层。而每层都包括了Stackup和Geometry下相应的Subclass。
4、Past Mask,同3.
5、Outline(可以单独出,也可以在每层作为一个subclass形式出,个人建议单独出)。Geometry->Board Geometry->Outline.
6、Dirll Drawing。Manufacturing->NClegend-1-12.
 
注:添加每个subclass的时候,先把”color and visibility“下所有层都关闭显示,然后将需要的层打开显示,之后用Artwork点available films任一个(右击)用”add film“。
 
 
最后就是Create Artwork了,只是我在这一步的时候出现一个问题,如图4所示
1.jpg
图4
上述出错弹出的窗口信息告诉我要运行DBdoctor,先查看log文件发现我的pcb文件有高达2100个相同error:
ERROR IN RATSNEST
  POINTER TO RATSNEST INVALID

ERROR IN RATSNEST net name = ANALOG24
  POINTER TO RATSNEST INVALID

只有最后一个error给出了net name。
 
运行DBdoctor并”check“之后查看log文件提示所有error都被fixed的了。
ERROR IN RATSNEST
  POINTER TO RATSNEST INVALID
   Error was fixed.

ERROR IN RATSNEST net name = ANALOG24
  POINTER TO RATSNEST INVALID
   Error was fixed.

WARNING IN NET name = ANALOG24
  WARNING(SPMHDB-43): Ratsnest lines are out of date.
   Warning was fixed.

WARNING IN NET name = ANALOG10
  WARNING(SPMHDB-43): Ratsnest lines are out of date.
   Warning was fixed.

WARNING IN NET name = GND
  WARNING(SPMHDB-43): Ratsnest lines are out of date.
   Warning was fixed.

WARNING   WARNING(SPMHDB-42): Run batch DRC to correctly regenerate DRC errs.

4 warnings, 2100 errors detected, 2100 errors  fixed.
 
 
 
 
 

文章评论2条评论)

登录后参与讨论

coyoo 2014-7-30 11:46

文中最后不是给出了解决方案了吗?!

用户377235 2014-7-30 11:19

怎么没有下文了??我也遇到这样的问题,不知道怎么解决。

相关推荐阅读
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
coyoo 2024-11-10 13:04
ALTERA Cyclone 10器件的使用-7:FPGA片内RAM资源利用率思考
概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料,由于功能升级增加了功能模块更多,发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题,从代码RTL级与编译软...
coyoo 2024-11-10 12:30
转知乎:幽灵般的人体成像技术-PET
幽灵般的人体成像技术——PET - 知乎...
coyoo 2024-11-09 10:26
AD9633默认情况下调试记录(二)
概述 所谓默认情况,即如器件手册中图2所标示那样。对应AD9633的调试,除了涉及到ADC自身,还需要兼顾前端驱动器,系统中AD9633驱动器使用了差分运算放大器,这里不在赘述,笔者已有相关文章论述。...
我要评论
2
18
关闭 站长推荐上一条 /2 下一条