原创 如何在Allegro16.3里设置Xnet并进行等长设置

2012-12-3 12:11 13478 20 19 分类: PCB 文集: Cadence
       附件是一篇网上找到的文章,此文详细介绍了如何设置Xnet以及进行等长设置走线。本人的应用相对更简单,由于不是经常画板子,所以对于如何使用Xnet常常忘记,而本文介绍的相对复杂,为了在每次画板子的时候相对快速的使用Xnet,特记录本人使用Xnet的过程于此。

       首先,介绍本人为何要使用Xnet。本人使用Xnet的场合主要有两种场合,一种是走线路径阻抗匹配,所以走线中串接了一个匹配电阻,如果需要等长,所以要给这一组走线设置Xnet;另一种是高速差分走线以及像Altera的高速Transciever的差分走线一般都需要对高速差分线进行AC耦合,所以每根线上串接了一个0.1uF的电容,而差分走线都需要进行等长,所以需要计算电容两端走线之和来进行等长控制。

      如果没有建立Xnet,如图1所示的差分走线的每一根就会分为2段net。那么在Allegro的约束管理器中进行等长设置的时候需要首先建立差分对(Diff pair),这时候你会发现有图2所示的情况出现。从图2能发现什么呢?即RX1_T_N和RX2_T_N的“type”是不一样的,显然RX1_T_N的type是net而RX2_T_N的type是Xnet,也就是在建立差分对约束的时候前者只是约束了一部分,而后者是约束了整根线。

 1.jpg

图1 Altera的GXB高速接收通道

1.jpg

图2 在Allegro16.3的约束管理器中建立建立差分对     

根据文章介绍,第一步是要建立Xnet,建立Xnet的过程如下所示

第1步,在Allegro的PCB Editor的Analyze菜单下选择SI/EMI Sim->Model Assignment命令,如图3所示

1.jpg

图3 启动开始建立Xnet

 第2步,进去以后会看到如图4所示的界面,由于差分线中串接的是0402封装的0.1uF的电容,所以选择此项。可以看到此项下包含了所有工程里使用的所有的该类电容,选择你需要建立Xnet的电容,如图5所示。

 1.jpg

 图4

 1.jpg

 图5

第3步,在上述图4,和图5中选择相应的电容,这里是C300,(注意,这里我们事先已经将C301建好了Xnet),然后点击“Create Model”命令进入创建模型界面,如图6所示。 

 1.jpg

 图6

 第4步,在图6的create device model界面,选择“create ESPisedevice model”,然后点击“ok”进入下一步,如图7所示

第5步,进入这一步以后如图8所示,基本无需任何修改,直接“ok”即可完成设置。

 1.jpg

 图8 完成Xnet设置

          在完成Xnet设置以后,下面就可以进行等长设置,这里是差分对等长设置,所以要先建立差分对,那么就回到了图1所示界面。如图9所示,比较下这两个图的区别,就可以发现这时候RX1_T_N和RX1_T_P的“type”都是Xnet了。1.jpg

图9

创建差分对以后就可以进行等长约束了,这里就不做介绍了。

PARTNER CONTENT

文章评论6条评论)

登录后参与讨论

用户493620 2015-8-15 12:34

感谢!!

用户377235 2015-3-16 18:01

挺好的

jackbreak_336310931 2015-1-27 11:12

这个办法挺不错,转发

用户377235 2013-7-11 13:17

谢谢!!!!!!!!!!!!!!!!

用户1380173 2013-6-9 17:26

非常不错 谢谢

用户403664 2012-7-10 09:23

感谢分享,微博推荐·!
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
6
20
关闭 站长推荐上一条 /3 下一条