用户111218
文章：7 阅读：24288 评论：7 赞：29
好友 私信 个人主页

原创 synplify tool

2007-12-27 10:51 3178 2 3 分类: FPGA/CPLD
        最近不忙，正好可以研究一下综合工具。
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户1393038 2007-12-27 14:53

希望楼主写些经验

多多交流

哈

 

回复
相关推荐阅读
用户111218 2008-01-18 13:42
FPGA设计注意事项
      1.一个模块尽量只用一个时钟, 在多时钟域的设计中设计到跨时钟域的最好有专门一个模块做时钟域的隔离。利于综合器综合。      2.尽量在底层模块上做逻辑，在高层做例化，顶层模块只能做例化...
用户111218 2008-01-11 11:28
IC测试原理-存储器和逻辑芯片的测试
1 存储器术语的定义 在讨论存储器芯片测试之前，有必要先定义一些相关的术语。 写入恢复时间(Write Recovery Time)：一个存储单元在写入操作之后到能正确读取之前这中间必须等待的时间。 ...
用户111218 2007-11-23 16:59
FPGA的一点总结
    riple网友说：“写作是最好的学习方式”。所以我决定从现在开始就把自己所学所领悟的写出来，一方面是为了自我总结，另一方面也希望能对需要的同行们起到学习的作用！    我写verilog也有一...
用户111218 2007-11-07 15:27
时序不满足
    对于时序不满足这种情况，多数还是在逻辑中找原因。我用了全局时钟，而不是用分频器产生的时钟，上面那个警告就自然消失了。也许有更好的办法，这可能只是最笨的一种办法了。呵呵，用了不少的资源。    ...
用户111218 2007-11-02 15:34
专业英语的重要性
   英语的重要性就是在你用这个西方软件的时候，能够明白它每一项都有什么功能。我的可怜的英语，阻碍了我工作的进展。看来得要狠狠的补一补了~ ...
用户111218
文章：7 阅读：24288 评论：7 赞：29
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
2
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文