1       设计前的准备工作

1.1    规划好各种电容值，电阻值，电感值，磁珠，二极管的封装

1.1.1   陶瓷电容，统一命名为C…

0.1Uf, 0.01Uf, 0.001uF的建议用C0402封装，这样Layout时，才能尽可能的把去耦电容放到BGA的底下，减少引线电感

1uF以下的不常见电容用C0603（如560pF，27pF，10pF等）

2.2uF-10uF的建议用C0805

1.1.2   极性电容*_P

使用极性电容时，要考虑耐压值，比如同为100UF，封装不同，耐压值就不同

47uF以上建议用C3528_P的

22uF-47uF的用C1206_P

1.1.3   电阻，统一命名为R….

0ohm,22ohm,33ohm,10K,20k,2k等用量比较大的，建议用R0402，以减小PCB板的使用面积

其它阻值的电阻，包括精密电阻封装建议用R0603

功率电阻，要考虑耐功率大小

1.1.4   电感，统一命名为L…

选定电感的封装的时候，一定要做市场实地调查，同时要考虑电感要承受的电流大小。建议先评估好电流大小之后，再根据电流的大小去市场上购买电感，然后再回来做封装。

1.1.5   磁珠，统一命名为L…

1.1.6   LED灯，统一命名为LED…

1.2    规划各芯片的封装，封装名（footprint）

库（footprint）可以先不做，但是封装名（footprint）要先定义出名字

1.3    设计Symbol

从芯片供应商的官方网站上找symbol，或者借助Capture的Internet Component Assistant(ICA)进行检索，如果再找不到就只能自己做symbol了，方法还是建议用把芯片手册中的PIN number和PIN name复制，粘贴，整理到excel中，然后复制到Allegro PCB Librarian part developer中，制作完毕之后再转成Capture的格式。

2       Review原理图时的注意事项

1.         不能完全相信公版的设计，比如TI某开发板供应商提供了一款DSP的原理图，但是该DSP的原理图的核心芯片的封装和TI现在产品库里面的却不相同，原因就是该开发板供应商当时设计时用的是TI的样片，而该样片和后来release的产品的封装不同。

2.         注意逻辑电平的匹配，USB的输出是5V的，USB模块相关芯片的逻辑电平有可能是5V，此时其它模块芯片的3.3V控制信号就可能需要进行电平转换后，才能与其相连。

3.        **板模式设计时，地和电源的引脚不能太少，这样能保证电流的供应

4.         电源，地的命名是否采用全局信号名，如果用的不是全局信号名，那么不同页间的电源，地网络是不会连在一起的

5.         电源和地的命名要注意check，可以用Property Editor的Globals进行检查。如果原理图是继承了很多版本的参考设计，在复制粘贴的过程中，往往会出现一些孤立电源网络点，或者命名不统一的网络。

6.         用Annotate生成页间连接符，注意页码符号，一定要在相应的页找到该网络名，避免孤立网络的出现（对于总线，总线中的一根信号线和别的页连了，但是其它信号线没有，这时候，这个总线也是有页间连接符的，这时不易察觉出问题）。

7.         检查每个器件的引脚，确定其是否相连，因为有时候可能画的线靠得很近却没有相连在一起。

8.         检查信号线的特别是数据总线和地址总线的顺序是否正确，比如可能应该是1……15对应1……15的，却写成了1……15对应15……1。

9.         用网络名的方式来连接两引脚时，注意命名的统一，比如PROM那边的有个网络名叫做D0（阿拉伯数字0），FPGA这边有个网络名叫做DO（大写英文字母O），他们本来是应该连在一起的，但是由于网络名不一样，所以结果生成的网表中，这两个引脚就没有连在一起。所以对于采用网络名来连接引脚时，建议用复制粘贴的方式。

10.     进行PCB layout前，一定要导出bom，对电阻电容的封装重新审定一下，有时会发现同一容值的电容却采用不同的封装，这会给采购和焊接增加不必要的开销。

原理图设计最重要的是方案设计的思想，该注意的事项也远不只上述10点，上面只是起一个抛砖引玉的作用，原理图设计最重要的还是细心。