原创 FPGA开发实验平台,求指导

2014-10-31 15:50 2583 17 28 分类: FPGA/CPLD 文集: FPGA深入学习
 

由于没有合适的FPGA开发板,小梅哥的实验一直做的很艰难,同时看到很多同学在咨询什么样的开发板适合学习和使用的问题,我们计划推出一套低成本的FPGA开发套件,该套件初步架构设计如下。开发板架构.jpg

功能介绍:

         IR:红外遥控接收头,进行红外遥控的解码,做键盘扩展用,另外将该脚引出,可做扩展键盘接口;

         EPCS:FPGA配置芯片,可能会考虑采用串行FLASH芯片;

         ADC:10位ADC芯片,4通道,做数据采集用;

         LED:状态指示用;

         SRAM:高速缓存,做高速数据采集、处理、或液晶显存用;

         FPGA:;

         SDRAM:大容量缓存,做NIOS II存储器,或高速数据缓存用;

         Camera:摄像头;

         LCD:4.3寸TFT屏,作为界面现实用;该接口和正点原子的TFT接口兼容,可适配其各类尺寸液晶。

         Key:按键输入;

         DAC:数模转换芯片;

         EEPROM:IIC接口存储器;

         UART:usb串口芯片,负责和上位机进行通信。

 

引脚预测:

        

 

 

in

out

IR

1

 

EPCS

 

 

ADC

2

4

LED

 

4

SRAM

39

SDRAM

39

Camera

14

LCD

28

KEY

4

DAC

 

3

EEPROM

2

UART

2

 

 

共计消耗引脚142个,EP4CE10F17C8N可用用户IO最多为180个。

 

 

 

 

 

EP4CE10F17C8各Bank可用引脚统计:

 

 

in

out

IO

Bank1

0

0

12

Bank2

 

 

17

Bank3

 

 

26

Bank4

 

 

27

Bank5

 

 

23

Bank6

 

 

12

Bank7

 

 

26

Bank8

 

 

26

时钟

7

 

 

共计

7

0

169

 

因此,实际用户可用IO有176个,另外四个IO被用作配置功能,用户不可直接使用。

 

 

因此,还余下34个空闲IO,此部分IO将全部引出,以作扩展IO使用。同时,SRAM占用的39个IO中,除CS外,其它IO也将全部引出,当系统不使用SRAM时可做扩展IO使用。Camera的14个引脚也将全部引出,以作扩展功能使用。扩展接口会充分考虑到正点原子STM32开发板及其配套模块的设计,力争做到兼容,为希望学习的各位节约大量开支。

 

 

此板预计做成体积大小为4.3寸TFT大小的核心板,通过此板,可完成EDA实验和SOPC实验。

目前规划的实验主要有以下几个:

  1. 逻辑分析仪;
  2. 数字存储示波器(低速版);
  3. 频谱分析仪;
  4. 数据采集卡;
  5. 图像采集;
  6. 基于sobel算法的图像边缘检测;
  7. 点光源跟踪;
  8. 数控信号发生器;(低速版)

 

 

后期将会考虑推出推出基于AD9288的高速ADC板卡,和基于AD9708的DAC板卡,实现较高速的示波器和数控信号发生器实验。同时推出USB接口板,实现与PC机的高速通信。

另外,为了方便初学者学习FPGA技术,我们将会根据大家的意见,设计对应的扩展底板,以方便大家的学习。

 

 

以上为我们团队考虑要实现的方案。如果大家感兴趣,有更好的建议,欢迎回复留言,我们将充分考虑每一位读者的意见,权衡后推出该板卡。

 

PARTNER CONTENT

文章评论11条评论)

登录后参与讨论

莫问奴家名 2015-1-8 19:35

哈哈,很期待,有个实物学习的热情也就高了。 加个VGA接口

用户1779744 2014-12-8 16:13

多少钱 合适的话买一个……

用户417079 2014-12-8 10:00

如果不想增加以太网功能,可以考虑预留出一个以太网的接口,供扩展以太网的板卡。

小梅哥 2014-11-23 15:15

USB要的引脚太多,这个芯片怕是不够用了,已经计划将USB做成外设小卡了

用户1635984 2014-11-23 13:24

USB替代RS232也许更好

小梅哥 2014-11-11 17:13

485和CAN这两个可以用外扩模块的方式,pwm,任何一个扩展引脚都可以输出,所以不用特别来做

小梅哥 2014-11-11 17:11

这个只是低端平台,适合本科生项目和毕业设计用的。所以用不着做高端的,高端的贵了,我还做不起

用户413003 2014-11-11 14:20

增加pci接口或者pcie接口功能吧

用户377235 2014-11-6 08:22

1.增加485及CAN总线; 2.增加几路PWM;

小梅哥 2014-11-1 15:09

这个,是高端平台的。以后再说吧,先做个简单的,慢慢积累经验,往高端发展
相关推荐阅读
小梅哥 2019-09-04 22:10
小梅哥FPGA时序分析笔记(6.2)深入现象看本质——庖丁解牛之FPGA内数据传输模型
通过上一节,我们了解了FPGA内部数据的传输形式,接下来我们就可以根据上一节的内容来总结一下FPGA内部的数据传输模型了。 时钟和数据传输路径 通过上一节内容中,我绘制的那个FPGA内部数据在逻辑...
小梅哥 2019-09-01 21:28
小梅哥FPGA时序分析笔记(6.1)深入现象看本质——庖丁解牛之FPGA可编程原理
上一次发博客,已经是2个月前了,这中间两个月,干了件很有意义的事情,尤其是对于自己来说,感觉学到了非常多的知识和经验,每天都很忙,忙到没时间逛网站博客,终于忙完闲下来了,连载的事情可不能忘,终于可以书...
小梅哥 2019-07-02 08:57
小梅哥FPGA时序分析笔记(五)I/O约束显神威——深入龙潭
大家一定对我上一节的突然结尾表示一脸茫然:我是来学习时序约束的,然后你告诉我时序约束里面IO约束很重要,然我又跟着你的文章继续往下看,本以为你就要讲如何进行IO约束了,结果呢,你一个取反时钟就把我们打...
小梅哥 2019-06-30 11:07
小梅哥FPGA时序分析笔记(四)I/O时序定成败——化险为夷
小梅哥FPGA时序分析从遥望到领悟系列没有遇见过I/O时序问题,没有通过I/O约束方式实际解决过I/O时序问题,就很难明白I/O约束的重要性,也很难相信各种EDA软件真的有那么的傻白甜。 我遇到的最...
小梅哥 2019-06-22 10:32
小梅哥FPGA时序分析笔记(三)时钟约束真重要——事实说话
小梅哥FPGA时序分析从遥望到领悟系列以前,那是在以前,经常有网友(原谅我行文动不动就是网友说,网友问,毕竟我是卖开发板的,正面接触学FPGA的网友相对多一些,所以这些也都是事实存在的事情)问我:小梅...
小梅哥 2019-06-21 10:33
小梅哥FPGA时序分析笔记(二)时钟质量是生命——初遇时序
小梅哥FPGA时序分析从遥望到领悟系列第一次遇到时序问题并通过相应的手段解决问题,算是2年前做百兆以太网图像传输的时候了吧。当时遇到的问题为:同一个工程,每次编译结果的效果都不一样,有的时候编译了,下...
EE直播间
更多
我要评论
11
17
关闭 站长推荐上一条 /3 下一条