EE直播间
更多
文章
小梅哥. 2019-9-4 22:10
原创 小梅哥FPGA时序分析笔记(6.2)深入现象看本质——庖丁解牛之FPGA内数据传输模型
通过上一节,我们了解了 FPGA 内部数据的传输形式,接下来我们就可以根据上一节的内容来总结一下 FPGA 内部的数据传输模型了。 时钟和数据传输路 ...
小梅哥. 2019-9-1 21:28
原创 小梅哥FPGA时序分析笔记(6.1)深入现象看本质——庖丁解牛之FPGA可编程原理
上一次发博客,已经是2个月前了,这中间两个月,干了件很有意义的事情,尤其是对于自己来说,感觉学到了非常多的知识和经验,每天都很忙,忙到没时间逛网站博 ...
小梅哥. 2019-7-2 08:57
原创 小梅哥FPGA时序分析笔记(五)I/O约束显神威——深入龙潭
大家一定对我上一节的突然结尾表示一脸茫然:我是来学习时序约束的,然后你告诉我时序约束里面 IO 约束很重要,然我又跟着你的文章继续往下看,本以为你就 ...
小梅哥. 2019-6-30 11:07
原创 小梅哥FPGA时序分析笔记(四)I/O时序定成败——化险为夷
小梅哥FPGA时序分析从遥望到领悟系列 没有遇见过 I/O 时序问题,没有通过 I/O 约束方式实际解决过 I/O 时序问题,就很难明白 I/O 约束 ...
小梅哥. 2019-6-22 10:32
原创 小梅哥FPGA时序分析笔记(三)时钟约束真重要——事实说话
小梅哥FPGA时序分析从遥望到领悟系列 以前,那是在以前,经常有网友(原谅我行文动不动就是网友说,网友问,毕竟我是卖开发板的,正面接触学 FPGA ...
小梅哥. 2019-6-21 10:33
原创 小梅哥FPGA时序分析笔记(二)时钟质量是生命——初遇时序
小梅哥FPGA时序分析从遥望到领悟系列 第一次遇到时序问题并通过相应的手段解决问题,算是 2 年前做百兆以太网图像传输的时候了吧。当时遇到的问题为 ...
小梅哥. 2019-6-20 11:46
原创 小梅哥FPGA时序分析笔记(一)学了4年才学会——废话连篇
小梅哥FPGA时序分析从遥望到领悟系列 这么取名字,大概率会被人家笑话吧,一个呆头呆脑哈里哈气的憨厚形象跃然纸上。不过呢,仗着自己脸皮不薄, ...
小梅哥 2018-5-27 22:03
【博客大赛】【小梅哥FPGA】闹心的gcc-linaro-arm-linux-gnueabihf编译器——Floating ...
今天在继续编写示波器(just for fun)工程,该工程的波形显示和处理界面是在Linux系统上编写程序实现的。应用程序的编写是使用的17.1版本的Quartus软 ...
小梅哥 2018-5-9 22:37
【博客大赛】【小梅哥FPGA】Cyclone V SoC 中为HPS添加SPI控制器并使用 ... ... ... ...
关于如何在Cyclone V SoC FPGA系统中为HPS添加一个SPI外设,这个实验我已经进行了有相当长的一段时间了,但直到今日方才有所突破,顺利的完成 ...
小梅哥 2018-5-4 11:49
【博客大赛】【小梅哥FPGA】Altera SOC更改Qsys后重新生成hps_0.h文件 ...
在Altera SoC的开发中,Qsys 系统和 Linux 应用程序之间通过一个名为 hps_0.h 的文件交互硬件信息,例如总线上添加了哪些外设,每个外设相对于 HPS 外 ...
小梅哥 2018-5-4 11:44
【博客大赛】【小梅哥FPGA】Quartus II中使用脚本转换sof到rbf文件 ... ...
rbf文件作为Altera的FPGA一种常见的配置数据格式,常用于使用其他主控主动配置FPGA时使用,例如PS模式。在Cyclone V SoC FPGA中 ...
小梅哥 2018-5-4 11:36
【博客大赛】【小梅哥FPGA】使用DS-5编写和调试SoC的Linux应用程序 ...
对于 Intel Cyclone V SoC FPGA 用户,如果仅仅开发应用程序,也可以在 Windows 环境下完成。 Intel 针对其自家的 SoC FPGA 芯片提供了定制的 DS-5 ...
小梅哥 2018-5-3 22:11
【博客大赛】使用MATLAB一键制作mif文件
这里讲解实现一个16384(2^14)点的14位正弦波数据mif格式文件的生成,使用此文件,我们便可以在FPGA上基于直接数字合成(DDS) ...
小梅哥 2018-5-3 22:05
【博客大赛】【小梅哥FPGA】CYUSB3014固件部分低版本工程在Eclipse中编译得到img文件 ...
前段时间做基于我们AC6102开发板的UVC图像视频方案,下载了官方的an75779应用工程,但是倒入到FX3—SDK自带的Eclipse中后,却无法编译生成img文件,经过比对后 ...
小梅哥 2018-1-25 11:04
【小梅哥FPGA】NIOS II 自定义IP核的静态地址对齐和动态地址对齐 ...
如果使用静态地址对齐(每个寄存器在Avalon总线上占4个字节的地址) 设置IP使用静态地址对齐的方式为,在hw.tcl脚本里加上一局话:set_interface_property a ...
关闭 站长推荐上一条 /3 下一条