原创 pipeline RISC设计(10)--优化Multiplexer(一)--FPGA LE结构

2009-2-26 18:36 9998 5 5 分类: FPGA/CPLD

pipeline RISC设计(10)--优化Multiplexer(一)--FPGA LE结构<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


 


Stratix LE为例



从上图可以看出,如果不使用寄存器,一个LE可以实现一个4输入的Function


如果使用Register,可以多两个输入(sloadsclear)。


 


 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
5
关闭 站长推荐上一条 /3 下一条