EE直播间
更多
文章
coyoo 2014-4-29 16:21
Quartus programmer命令介绍
Quartus II 32-bit Programmer Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version Copyright (C) 1991-2012 Altera Corporation ...
coyoo 2014-4-29 11:04
【博客大赛】python GUI编程(Tkinter)-语法差异检录
使用Python是想利用其开发之前使用TCL脚本一样开发一些友好的图形界面,并在应用层取代Tcl来开发虚拟JTAG的开发平台。从网上找了一些实例,发现语法差异和3.3 ...
coyoo 2014-4-29 10:06
Uedit语法高亮Python代码配置
/L15"Python" Line Comment = # Escape Char = \ File Extensions = PY PYW /Indent Strings = ":" /Function String 1 = "% ++def +^( +*^):" / ...
coyoo 2014-4-29 09:56
【博客大赛】Python3.3.5与老版本语法差别检录(一)
最近笔者开始在学习Python,网上有很多基础教程,本人根据这些基础教程一边学习,一边记录,发现很多教程都是针对版本2.7,的,现在笔者使用的版本时3.3.5(当 ...
coyoo 2014-4-17 16:22
【博客大赛】TCL脚本生成QIP文件
TCL脚本生成QIP文件 王敏志 概述            这就是经常逛论坛的好处,总是可以学到新的知识或者是技巧,本文马上要给大 ...
coyoo 2014-4-17 12:45
【博客大赛】StratixII之EDA及学术开发功能描述
StratixII 之 EDA 及学术开发功能描述 1 .概述          同 Stratix/Cyclone 。   2 . ...
coyoo 2014-4-9 09:51
【博客大赛】StratixII之EDA及学术开发功能描述(续)
7 .逻辑单元( Logic Cell )规则 7.1  对单个寄存器逻辑单元( lcell_ff )进行约束 如果clk端口连接,那么regout端口必须连接 ...
coyoo 2014-4-4 14:51
【博客大赛】高级FPGA设计译文:第六章 时钟域
第六章   时钟域 有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说,只有一个独立 ...
coyoo 2014-3-31 10:11
《深入理解ALTERA FPGA应用设计》讨论群
应书友朋友要求,特建立书友讨论群: 170938241,有兴趣的朋友可以加入,一同探讨学习可编程逻辑设计相关问题。 ...
coyoo 2014-3-24 18:00
【博客大赛】TCL脚本存取二进制文件应用举例
前面有篇博文介绍了本人研究如何使用TCL脚本来存取二进制文件,这是因为我们在具体项目中实际使用得到,今天就给大家介绍下如何使用。   先来简单介 ...
coyoo 2014-3-24 14:57
【博客大赛】TCL脚本完成二进制文件存取
T CL 脚本完成二进制文件存取 王敏志 概述            项目电路板测试,特别是需要从 FPGA 收集 ...
coyoo 2014-3-18 17:12
【博客大赛】FPGA高级设计之实现功耗优化
实现功耗优化              这一章来讨论数字设计的第三个基本物理特性,即功耗。当然本章我主要关注在代码阶段通过何种方式来优 ...
coyoo 2014-3-13 13:04
【博客大赛】CycloneII之EDA及学术开发功能描述
1.概述          同Stratix/Cyclone。 2.逻辑单元( Logic Cell)描述 在以前的架构中(比如Cyclone),单个LE包括一个组 ...
coyoo 2014-3-5 13:01
【博客大赛】时序优化实例演示
          这个实例我们来看看如何对设计进行时序优化,假设设计的顶层框图如图1所示, 该设计在两个系统之间实现了一个POS-PHY第三层链路。 ...
coyoo 2014-3-3 14:10
【博客大赛】多路复用器优化之Mux背景及分类(4)
        隐含式多路复用器          利用ALTERA器件内部逻辑结构可以实现一些隐式多路复用器,比如在我们使用同步复位、同步加载以及时 ...
关闭 站长推荐上一条 /1 下一条