EE直播间
更多
文章
coyoo 2013-8-15 16:33
【博客大赛】利用SignalTap II调试ALTERA器件一例
调试工具: Altera的SignalTap II 目标器件:Altera的ArriaGX 主要功能模块:Altera的FIFO函数             由于项目中使用到了很 ...
coyoo 2013-8-5 16:48
【博客大赛】ALTERA器件中复位电路实现之-异步复位同步化
所谓异步复位同步化,就是我们通常说的异步复位同步撤除。       为了避免纯粹的同步复位和纯粹异步复位的问题,可以使用一种叫做同步化的 ...
coyoo 2013-8-2 15:04
【博客大赛】ModelSim自动化仿真问题一例
今天要仿真的时候遇到一个问题,当我点击batch文件启动自动仿真时,dos界面一闪而过,ModelSim软件并没有成功启动。虽然有一段时间没有使用ModelSim仿真了, ...
coyoo 2013-7-28 17:40
VC++动态链接库(DLL)编程深入浅出(一)
http://pcedu.pconline.com.cn/empolder/gj/vc/0509/698632.html
coyoo 2013-7-26 13:26
解决VS2008无法创建项目的方法
这两天开始学习如何设计驱动开发,主要是为了以后能开发PCIE的驱动程序而学习。所以在电脑里配置了VS2008+WDK+DDK,不过在选择VS版本的时候一开始选择了VS201 ...
coyoo 2013-7-23 12:34
【博客大赛】关于FPGA TDC使用的一点思考
目前FPGA TDC已经在项目上得到了应用,但是具体使用的时候根据项目的要求,使用的“方法”不尽相同,这里记录一种类似原始Start/Stop TDC的使用方式。   ...
coyoo 2013-7-1 13:39
【博客大赛】ALTERA器件中复位电路实现之-异步复位
异步复位          长时间以来,异步复位在电路设计中经常被采用,特别是ASIC设计中。这样的设计非常受欢迎,比如一个异步输入到器件,然后 ...
coyoo 2013-6-18 11:36
【博客大赛】关于FIFO的“读空”
FIFO的控制本来应该比较简单,只是我们的系统中需要将FIFO读空,同时又要防止读空的FIFO。所以这里所谓的“读空”有两层含义。   为了将FIFO读空, ...
coyoo 2013-6-9 15:43
【博客大赛】ALTERA器件中复位电路实现之-同步复位
同步复位          所谓同步复位是基于这样的一个前提,即服务信号只是在寄存器时钟的有效沿时影响该寄存器的状态。同步的典型优点 ...
coyoo 2013-6-7 13:48
【博客大赛】ALTERA器件中复位电路实现之-简介
      大部分的FPGA和ASIC设计都是基于大量flip-flop或者寄存器的同步系统设计,所以所有这些同步单元的起始状态或者将要返回的状态是一个已知状态(罗 ...
coyoo 2013-6-7 13:44
【博客大赛】虚拟JTAG调试小问题一例-数据格式转换
实际工作中笔者的virtual JTAG调试平台在测试的时候发挥重大的作用,不过最近遇到一个小问题,即在采集到的数据中出现了负数。而实际从FPGA处理的数据来看根 ...
coyoo 2013-5-28 15:49
有计划写一本关于ALTERA FPGA开发设计提高方面的书
计划写一本关于Altera器件开发设计方面的书,整理了一个目录,希望大家多给一些建议和意见!!! ALTERA FPGA设计提高 第一章   好好准备你的F ...
coyoo 2013-5-28 13:58
TCL命令之fconfigure
NAME fconfigure - Set and get options on a channel SYNOPSIS fconfigure channelId fconfigure channelId name fconfigure ...
coyoo 2013-5-28 13:52
TCL命令之Binary
名称:binary - Insert and extract fields from binary strings 概要:binary format formatString ? arg arg ... ? binary scan ...
coyoo 2013-5-16 12:06
【博客大赛】基于FPGA的TDC那些事之再谈细时间
基于 FPGA 的 TDC 那些事之再谈细时间 王敏志 概述          TDC 的 Fine Time 是 TDC 的实际测量结果, ...
关闭 站长推荐上一条 /3 下一条