coyoo的文章-第20页-面包板社区

 

文章

coyoo 2012-12-3 13:06: 看了ilove的异步复位同步释放博文有感; 在博文中特权TX介绍说“Altera推荐的双层叠复位方式”，并且提供了基于Verilog的源代码。最近设计中有异步复位，就直接 ...; 3467 12 0 12

fpga altera

coyoo 2012-12-3 13:06: 学习Cadence软件-前期准备(Concept HDL); 最近在学习Cadence软件，光原理图人家就分别有Capture、Concept等，PCB软件也有Allegro和Layout。在网上找了些资料，先储备点知识，以备查询。 1 ...; 6989 13 2 15

allegro cadence

coyoo 2012-12-3 13:05: HDL转换工具; HDL语言转换工具，比如AHDL转VHDL或者Verilog以及VHDL与Verilog之间转换 1、这个工具就是将AHDL转换成VHDL和Verilog的：https://static.assets-stash. ...; 5472 6 6 12

fpga altera

coyoo 2012-12-3 13:05: 参考实例; 收集一些经过验证的参考实例 1、第一个上NIOSII的例子，包含了以下实例：a、对SDRAM定制控制；b、用户自制核挂靠NIOS核（IIC、VGA等）：part1https ...; 3743 8 3 11

fpga altera

coyoo 2012-12-3 13:05: 关于格雷码和格雷码计数器; 由于在异步fifo设计中要用到格雷码计数器，所以先来了解一下什么是格雷码吧。 1、什么是格雷码？ ...; 6171 10 1 11

fpga altera

coyoo 2012-12-3 13:04: 关于Assert、Deassert等几个概念; 读E文经常会碰到一些关键术语，平时都没有特别留意，最近在拜读Sunburst上关于异步FIFO的paper的时候发现里面大量使用了assert、de-assert等。 ...; 16179 8 4 12

fpga altera

coyoo 2012-12-3 13:04: DDR SDRAM控制器研究; Board：Altera CycloneIII Starter 开发板 DDR SDRAM器件：PSC（台湾力晶）A2S56D40CTP-G5PP(DDR4MX16X4BANKS)-32MBytes-256Mb。由于PSC产品不提供 ...; 5301 11 1 12

fpga altera

coyoo 2012-12-3 13:04: QuartusII使用点滴; 概述：总结一些使用QuartusII软件的小经验，有些技巧性的东西很久不用或者不是经常用到很容易就忘掉，等到用到再到处查找确实 ...; 4240 14 2 16

altera quartus

coyoo 2012-12-3 13:03: Power-up Trigger of SignalTapII ELA; SignalTapII 使用点滴（1）记录一下使用SignalTapII探测器件上电初期运行状况。 SignalTapII ...; 6451 12 3 15

altera signaltapii

coyoo 2012-12-3 13:02: 使用QII中的PowerPlay Power Analyzer估算FPGA功耗; 概述 Altera提供了早期FPGA设计功耗估算工具-EPE，当设计基本完成时候，Altera的设计软件QuartusII提供PowerPlay Po ...; 9520 18 0 18

altera quartus

coyoo 2012-12-3 13:02: 谈谈Altera FPGA的配置; 不管Xilinx还是Altera，FPGA的配置模式或者方法多样，尤其是Altera器件，什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关 ...; 8060 9 13 22

fpga altera

coyoo 2012-12-3 13:02: 关于Receiver中Byte Ordering的设置; Altera的Transciever中的Byte Ordering设置用的较少,但是在现实调试中经常发现Reciever接收到的数据会字节颠倒,甚至于字节混乱,虽然Altera在T ...; 5933 6 4 10

fpga altera

coyoo 2012-12-3 13:02: 使用In-System Sources&Probes进行调试; 之前写过如何使用QII中In-System Memory Content Editor ，今天使用了一下In-System SourcesProbes，总结一下使用体会。 ...; 5655 15 0 15

altera quartus

coyoo 2012-12-3 13:01: 如何加密转移自己的设计; 有个在研究所的朋友（做雷达的）有个项目要跟另外一个研究所合作，也就是共同在同一块FPGA上进行开发，各自设计功能模块都很独立，向我询问如 ...; 5460 11 1 12

fpga altera

coyoo 2012-12-3 13:00: Virtual Jtag初探; 老早就知道Virtual Jtag，也看了riple介绍的详细学习过程，苦于没有时间研究。这两天把VJ user guide上介绍的两个例子down下来，能够跑通，但是 ...; 4021 14 0 14

jtag virtual

1 ... 16 17 18 192021 22 23 24 ... 27 / 27 页下一页

关闭站长推荐

上一条

/1

下一条