coyoo的文章-第24页-面包板社区

 

文章

coyoo 2012-12-3 12:15: 【博客大赛】【原创】FPGA与MCU异步通讯的同步化实践; FPGA+MCU是一中非常流行的架构，MCU的并行总线在和FPGA通讯的时候一般都是异步的。常见的MCU有单片机、ARM以及DSP等等， ...; 3655 10 3 9

博客大赛 fpga

coyoo 2012-12-3 12:15: 【博客大赛】【原创】Auto Detect虚惊一场; 新做的板子焊接完了，准备上电调试。在打开programer进行JTAG探测的时候发现能探测到JTAG链上的2个器件，但是均提示“unkown”，如图1所示，根据 ...; 2821 15 0 6

博客大赛 jtag

coyoo 2012-12-3 12:15: 【博客大赛】【原创】多电缆以及单链多FPGA在Virtual JTAG应用中的识别问题; 我们知道一个JTAG链通过菊花链的方式可以挂多个FPGA或者CPLD，同时同一台电脑上可以同时插有多种，或者一种多根电缆的情况。那么象这种情况，在Vi ...; 1831 15 35 41

jtag 博客大赛 fpga

coyoo 2012-12-3 12:14: 【博客大赛】FPGA外挂SDRAM调试遇到的两个问题; 第一个问题是，SDRAM上电后默认存储的是什么数据？随机数据吗？通过实验似乎是随机数据，如下图所示但是在调试的时候 ...; 2862 10 0 6

博客大赛 fpga

coyoo 2012-12-3 12:14: TCL Open 命令; open fileName open fileName access Description This command opens a file, serial port, or command pipeline and returns a channe ...; 4426 16 1 11

tcl

coyoo 2012-12-3 12:14: TCL Puts命令; NAMENAME puts - Write to a channel SYNOPSISSYNOPSIS puts ? -nonewline ? ? channelId ? string DESCRIPTIONDESCRIPTION Wr ...; 5235 23 1 15

tcl

coyoo 2012-12-3 12:14: 【博客大赛】目前在使用TCL创建Virtual JTAG平台时待解决的几个问题; 工具命令行语言（TCL）在测试领域的应用应该还是比较广泛的，目前感觉它的几个特点或者好处是指令简单，不需要编译器，程序即为可执行状态，还有 ...; 2515 22 0 16

博客大赛 tcl

coyoo 2012-12-3 12:12: 【博客大赛】Allegro如何打印PCB到PDF文件; Orcad打印原理图在软件的file菜单里有打印的菜单选项，而allegro的打印菜单也是在file菜单下，只不过它的名字不叫print而是plot。 pcb打印成pdf以后也可 ...; 9017 20 2 13

allegro 博客大赛

coyoo 2012-12-3 12:12: 【博客大赛】【原创】Altera单JTAG链多FPGA结构JIC文件产生以及下载; 前面有博文介绍了单个JTAG链上挂多个FPGA结构中如何应用Virtual JTAG进行项目调试，那么调试完成后就要将配置文件固化到配置芯片里，这里的配置芯 ...; 9795 25 7 21

altera jtag 博客大赛 jic

coyoo 2012-12-3 12:11: 【博客大赛】最新Quartus II软件使用tips; 版本基于Quartus II 11.1 SP2 1、QII编辑器中本版本加入了一个新的亮点，就是如果你双击某个词组，那么真个文件里所有该词组都被 ...; 2871 15 2 12

altera quartusii 博客大赛

coyoo 2012-12-3 12:11: 如何在Allegro16.3里设置Xnet并进行等长设置; 附件是一篇网上找到的文章，此文详细介绍了如何设置Xnet以及进行等长设置走线。本人的应用 ...; 13964 26 6 19

allegro xnet

coyoo 2012-12-3 12:11: 看于博士视频学Allegro出光绘; 首先第一步是博士在第59讲里讲到的钻孔（NC Drill）操作，即生成钻孔处理文件。参考博士的视频操作即可。其次是出光绘，即最后一讲博士第60讲的 ...; 5453 23 2 16

allegro cadence

coyoo 2012-12-3 12:10: ALTERA PLL的乘除因子; 最近想得到一个时钟，其频率为fin*128/1023，就直接在Megawizard里设置，如下图所示但是当该PLL的输出不止这一个时钟的时候，上述设置就变了，如 ...; 1920 16 0 9

altera pll

coyoo 2012-12-3 12:08: 利用SignalTapII验证ADC采样结果; SignalTapII可以实时查看FPGA处理的数据，当然也可以显示FPGA读取的ADC采样结果，一般我们看到都是各种进制的数字，有了Virtual JTAG以后也可以把这些数据读 ...; 1694 24 0 24

altera，signaltapii

coyoo 2012-12-3 12:07: TDC设计及应用调研; 最近项目上要用到TDC（Time-to-Digital Converter），查了很多信息，目前我能找到有这种芯片提供的就只有德国的ACAM公司。根据目前搜集到的信息 ...; 2557 20 0 12

tdc

1 ... 19 20 21 22 232425 26 27 / 27 页下一页

关闭站长推荐

上一条

/5

下一条