coyoo的文章-第23页-面包板社区

 

文章

coyoo 2012-12-3 12:30: 通过tcl管理QuartusII工程版本的一种方法; 在Altera论坛里看到有人提到一个使用tcl管理项目版本的问题，其参考的方法在altera的官方网站有介绍：http://www.altera.com/support/examples/tcl/tcl-versi ...; 5622 7 0 7

altera quartus

coyoo 2012-12-3 12:24: Altera双口RAM读时序问题; 项目中需要设计一个直方图，分析直接采用Altera的双口RAM就可以实现，为了控制简单，就采用了单时钟（即读写同时钟）接口。例化Altera的双口RAM后，分析其给 ...; 18476 13 3 16

altera ram

coyoo 2012-12-3 12:23: 跨时钟域传递多个控制信号; 阅读Altera的HardCopy时序收敛设计指导手册的时候看到其中处理跨时钟域传输多个控制信号的方法,摘下来收藏. 说接收端需 ...; 3681 16 2 18

clock skew domain

coyoo 2012-12-3 12:23: HardCopy推荐的复位结构-再谈异步复位同步释放; 异步复位我们知道是释放的时候存在亚稳态的危险，所以通常做法就是给异步复位信号加同步器。如下图所示：上图中异步复位从引脚进来，被连在触 ...; 4895 17 0 17

hardcopy

coyoo 2012-12-3 12:22: Allegro的差分约束相关含义; 1、Satic Phase Tolerance 相位容差一般设计5MIL 高速电路会更小； E. Q: W$ T* |3 E; o" u 2、Min Line Spacing 最小线间距，一般是走线到BGA 遇 ...; 4862 15 0 15

allegro

coyoo 2012-12-3 12:22: Allegro的蛇形绕线; 蛇形的快捷图标，或者route菜单里的 delay tune，右面OPTION里的corners里选方式，然后点击要delay tune的线或者差分对。 ...; 5552 16 0 16

allegro

coyoo 2012-12-3 12:22: 摆放元件时候，如何精确的将元件的某个管脚放在指定的坐标上; 方法一：移动元器件：先选择需要移动的对象及移动的命令 ) t( W# ~7 C9 g S: u+ {, g% } 复制需要的坐标，然后在command处输入 x x坐标 y坐标' ! U ...; 8125 18 1 19

allegro

coyoo 2012-12-3 12:21: 阻抗匹配或者控制; 引自：http://en.wikipedia.org/wiki/Impedance_matching; 1893 15 1 16

coyoo 2012-12-3 12:21: 阻抗计算之SI9000; 高速电路板设计要进行阻抗控制，进行阻抗控制计算的一个很好的软件是SI9000，SI9000和SI6000的区别是SI9000定义了很多比SI6000更细的计算模型。通过整理 ...; 2588 15 0 15

si9000

coyoo 2012-12-3 12:20: Modelsim 6.5a的安装和**; 1 ModelSim SE 6.5下载在ModelSim网站www.model.com下载ModelSim SE 6.5源文件，进入www.model.com后，进入DOWNLOADS，再进入Download Archives，在MODE ...; 1544 11 0 11

modelsim

coyoo 2012-12-3 12:17: 【博客大赛】【原创】Virtual JTAG调试平台的建设; Virtual JTAG megafunction 端口定义表1 VJ核输入端口 Port Name Required ...; 4135 15 9 24

博客大赛 altera jtag，sdram，fifo

coyoo 2012-12-3 12:17: 【博客大赛】参加R&S在线研讨会整理; 示波器的使用在debug过程中非常重要，以往在这方面有忽略的地方，就是因为身边有测试达人存在，但是当测试达人不在自己身边的时候往往影响debug进 ...; 1447 15 1 12

博客大赛

coyoo 2012-12-3 12:16: 【博客大赛】【原创】ALTERA的FIFO的读写控制; 为了防止数据堵塞在FIFO里，所以不使用FIFO的almost empty和almost full来控制避免对满FIFO的写以及对空FIFO的读。假如简单的使用FULL信号来控制F ...; 3477 12 7 19

博客大赛 altera

coyoo 2012-12-3 12:15: 【博客大赛】【原创】FPGA与MCU异步通讯的同步化实践; FPGA+MCU是一中非常流行的架构，MCU的并行总线在和FPGA通讯的时候一般都是异步的。常见的MCU有单片机、ARM以及DSP等等， ...; 3456 8 3 9

博客大赛 fpga

coyoo 2012-12-3 12:15: 【博客大赛】【原创】Auto Detect虚惊一场; 新做的板子焊接完了，准备上电调试。在打开programer进行JTAG探测的时候发现能探测到JTAG链上的2个器件，但是均提示“unkown”，如图1所示，根据 ...; 2611 11 0 6

博客大赛 jtag

1 ... 19 20 21 222324 25 26 27 / 27 页下一页

关闭站长推荐

上一条

/1

下一条