coyoo的文章-第19页-面包板社区

 

文章

coyoo 2013-1-8 17:50: 【博客大赛】基于FPGA的TDC那些事之三大难题; 基于 FPGA 的 TDC 那些事之三大难题王敏志概述利用逻辑来实现 TDC 功能面临几个难题，本文主要探讨其中最重要的 ...; 5361 30 1 31

fpga 博客大赛 tdc

coyoo 2013-1-4 18:30: 【博客大赛】PLL那些事之乘除因子; PLL 那些事之乘除因子王敏志概述 PLL 的基本概念可以在 ALTERA 的官方网站上找到详细的说明，这里 ...; 1802 12 4 16

altera pll 博客大赛乘除因子

coyoo 2013-1-3 16:36: 【博客大赛】再谈ALTERA FIFO的读写控制; 再谈 ALTERA FIFO 的读写控制王敏志概述之前写过相同标题的文章，最近修改工程的时候翻看之前的文 ...; 5509 14 2 16

fpga altera fifo 博客大赛

coyoo 2012-12-26 14:05: 同步设计; 同步设计的概念整个系统只有一个时钟，最多还有一些派生时钟。系统中大多存储元件都是时钟沿敏感元件（寄存器），而不是电平沿敏感的元件（锁存器）。 ...; 1262 18 0 18

fpga 同步设计

coyoo 2012-12-12 09:53: 基于FPGA的TDC设计测试结果; 基于ALTERA的FPGA的TDC设计调试已经告一段落，测试结果比较满意，附图是最新的测试结果：需要总结的内容很多，有时间再慢慢总结。 ...; 3706 21 4 25

fpga tdc

coyoo 2012-12-3 13:10: NIOSII 使用点滴; 在使用niosii有一些问题以及一些体会，摘录在此： 1、 NIOSII IDE写C代码的时候一行末尾斜杠“\”代表一句代码中本行写不完，两行代码或多行代码是 ...; 6716 10 1 11

fpga altera

coyoo 2012-12-3 13:10: Modelsim 仿真Altera器件; 1、从QII6.0开始支持从后台调用ModelSim进行仿真，具体步骤有以下几步： a、先在setting中EDA Tool Settings下选Simulation指定ModelSim的版本 ...; 3215 12 0 12

modelsim

coyoo 2012-12-3 13:09: Altera FPGA双功能脚使用; 1、忘记从哪个QII版本开始，当要使用配置引脚作IO的时候，必须更改设置；因为现在的默认设置这些引脚都为输入三态，所以使用之前必须更改。 ...; 3406 13 0 13

fpga altera

coyoo 2012-12-3 13:09: Altera高速Transceiver-GXB使用; GXB应用点滴体会 1、StratixGX GXB时钟注意事项 1）、REFCLK from Transceiver block0 and Transceiver block4 does not drive the I ...; 10107 10 4 14

fpga altera

coyoo 2012-12-3 13:07: VHDL写的同步FIFO(已调试通过的原代码); ------------------------------------------------------------------------------------------ -- Designer : Jerry Wang -- ...; 5062 10 1 11

fpga altera

coyoo 2012-12-3 13:07: PRBS验证; 在高速设计中为了测试高速串行通道传输的误码率，通常通过发送PRBS码来进行测试。对于PRBS的原理以及PRBS码的产生这里不做描述，今天主要论述 ...; 6582 12 1 13

fpga altera

coyoo 2012-12-3 13:06: 看了ilove的异步复位同步释放博文有感; 在博文中特权TX介绍说“Altera推荐的双层叠复位方式”，并且提供了基于Verilog的源代码。最近设计中有异步复位，就直接 ...; 3437 12 0 12

fpga altera

coyoo 2012-12-3 13:06: 学习Cadence软件-前期准备(Concept HDL); 最近在学习Cadence软件，光原理图人家就分别有Capture、Concept等，PCB软件也有Allegro和Layout。在网上找了些资料，先储备点知识，以备查询。 1 ...; 6951 13 2 15

allegro cadence

coyoo 2012-12-3 13:05: HDL转换工具; HDL语言转换工具，比如AHDL转VHDL或者Verilog以及VHDL与Verilog之间转换 1、这个工具就是将AHDL转换成VHDL和Verilog的：https://static.assets-stash. ...; 5435 6 6 12

fpga altera

coyoo 2012-12-3 13:05: 参考实例; 收集一些经过验证的参考实例 1、第一个上NIOSII的例子，包含了以下实例：a、对SDRAM定制控制；b、用户自制核挂靠NIOS核（IIC、VGA等）：part1https ...; 3723 8 3 11

fpga altera

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

关闭站长推荐

上一条

/2

下一条