原创 DDR SDRAM控制器研究

2012-12-3 13:04 5301 11 12 分类: FPGA/CPLD 文集: ALTERA FPGA

Board:Altera CycloneIII Starter 开发板


DDR SDRAM器件:PSC(台湾力晶)A2S56D40CTP-G5PP(DDR4MX16X4BANKS)->32MBytes->256Mb。由于PSC产品不提供产品手册,所以参考Micron的MT46V16M16,这两款应该可以兼容。


1、首先了解DDR SDRAM的初始化流程(假设器件上电正常)


        1)、至少一个NOP命令;


        2)、执行Precharge ALL命令;


        3)、等待至少tRP,等待期间必须给出NOP命令;


        4)、加载模式寄存器(LMR)命令,设置扩展模式寄存器;


        5)、等待至少tMRD,等待期间必须给出NOP命令;


        6)、加载模式寄存器(LMR)命令,设置模式寄存器;


        7)、同5);


        8)、同2);


        9)、同3);


        10)、执行AUTO Refresh命令;


        11)、等待至少tRP,等待期间issue NOP命令;


        12)、同10);


        13)、同11);


        14)、同6),清除DLL位,即设置M8=0;


        15)、同7);结束初始化。


        附网上可以找到的Xilinx基于V4的DDR SDRAM参考设计中文说明文档,从中可以了解DDR器件基本操作流程:pdf


      2、初步调试成功的参考设计:https://static.assets-stash.eet-china.com/album/old-resources/2009/7/2/6c85afa8-eca2-44a6-9d32-d76e69f11a38.rar。


 

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1679169 2015-8-18 08:51

不错 感谢分享
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
1
11
关闭 站长推荐上一条 /3 下一条