用户1587532的文章-第4页-面包板社区

 

文章

首页 我的博文

用户1587532 2011-4-22 13:39: 两段式状态机不可能完成的任务; 最近折腾状态机，发现一个小任务对于两段式状态机写法是不可能完成的。这个小任务很简单，先看用一段式状态机实现的代码： module test( ...; 5461 15 11 26

组合环状态机两段式状态机

用户1587532 2011-4-22 13:35: 妙用硬件消抖; 在特权同学的博文《别忘了随手关上“门”》中卖了个关子，现在就要来讲讲用硬件做消抖的方法，当然其实这个任务并没有太多新意，也没有太多“技术 ...; 3846 17 13 30

硬件加速硬件消抖中断

用户1587532 2011-4-22 13:31: 国产FPGA助学计划; 自打去年12月中旬开始接触AgateLogic这家本土FPGA器件制造商，不到四个月的时间，虽然手头上总是多个项目齐头并进，真正花在研究琢磨这个国产FPGA项目上的 ...; 2333 13 0 13

fpga

用户1587532 2011-4-13 15:59: 状态机面积优化; 速度和面积都是FPGA/CPLD设计中非常关键的性能指标。二者之间却往往是此消彼长的关系，尤其在一些速度要求稍低一些的应用中，面积的优化需求可能就更重要一些。 ...; 1521 12 0 12

状态机面积优化 fpga/cpld设计

用户1587532 2011-4-13 15:51: 关于FPGA的配置管脚复用; 关于FPGA的配置管脚的复用，在Quartus II的setting里有如下相关的描述： Specifies how the Data pin should be used when the device is operating in user ...; 4592 15 0 15

fpga 配置管脚的复用控制器

用户1587532 2011-4-2 15:02: Cyclone III的LVDS接口注意事项; 对于Cyclone III器件，handbook中明确提到了以下的一些注意事项： 1. 对于作为LVDS传输的bank必须接2.5V的VCCIO。 2. 左右bank（即1/2/5/6bank） ...; 4437 13 0 13

cyclone iii lvds

用户1587532 2011-4-2 14:57: 别忘了随手关上“门”; 题目想表达的一个意思是“把门打开以后，别忘了随手关上门”。记得特权同学在第一个单位工作时，每天早晨上班都能提前个半小时，每次将电梯升上7楼以后，都不忘 ...; 1718 13 2 15

软件流程图消抖

用户1587532 2011-4-2 14:51: 不容忽视的跨时钟域设计; 最近挺忙的，也没什么时间打理博客。但是再忙，也应该在适当的时候停下来做一点回顾，过去做过的对的不对的都应该做一些记录。一个项目中碰到了一系列跨时钟域 ...; 3184 16 7 23

fpga 跨时钟域设计

用户1587532 2011-3-17 14:28: 好书从比喻开始; 昨天看了《MIPS处理器设计透视》的第一章（http://www.docin.com/p-102091678.html），作者从很普通的快餐店经营的故事入手，贯穿整章很好的 ...; 3178 20 2 22

工程师技术管理教材

用户1587532 2011-3-8 17:26: DSPBuilder读书笔记一; 传统的DSP（数字信号处理芯片）大都是基于固定的硬件架构，通过软件编程来实现各种复杂的信号运算与处理。设计者在选型的时候往往难以寻觅一款完全符合系统要 ...; 3006 16 1 17

dsp dspbuilder fpga

用户1587532 2011-1-11 17:17: 源同步接口时序分析与相移计算一例; 曾经有一次，一个朋友在那里感慨：做人真累，要结婚要生子、要买房……。做工程师也很累，有做不完的项目，一个接一个，所面对的问题也是一个接一个，真叫没完 ...; 1715 15 0 15

sdram

用户1587532 2011-1-11 17:04: 2010——成长，在路上; 岁末年终，2010，离我们渐行渐远，这几天脑子里也总能够充斥着太多曾经一年的悲欢离合喜怒哀乐。已过一年所遇见的人、所经历的事、所得到所失去的物，冥冥之中 ...; 1801 13 6 19

用户1587532 2010-12-31 11:53: TCP/IP传输协议概述; TCP/IP网络是如何通讯的在使用TCP/IP协议通信的网络中，可以形象地理解为有两个信封，TCP和IP就是信封。待传递的信息被划分成若干段，每一段塞入一个TCP信 ...; 4668 17 14 31

通信网络传输控制

用户1587532 2010-12-31 09:34: 数字频率合成器的FPGA实现方案; 数字控制振荡器数字控制振荡器在DDC中相对来说是比较复杂的，也是决定DDC性能的最主要因素之一．NCO的目标就是产生一个理想的正弦或余弦波（下面用正弦来通称 ...; 1415 14 0 14

fpga

用户1587532 2010-12-30 17:41: 基于FPGA/CPLD的MSK调制解调的工程应用(上); 为了便于信号发射，提高信道利用率、发射功率效率以及改善通信质量，人们研制出各种通信信号的调制样式。尽管调制样式多种多样，但实质上调制不外乎用调制信号 ...; 1935 10 1 11

fpga

1 2 345 6 / 6 页下一页

关闭站长推荐

上一条

/2

下一条