分析了SGPIO 总线的数据传输机制， 用CPLD 模拟SGPIO 总线协议来实现并行数据的串行传输，并将其与串并数据转换集成芯片进行对比，说明了前者的应用优势，并且指出了其应用场合。采用Lattice Diamond IDE 进行了Verilog HDL 代码编写和综合，并用ModelSim 进行时序仿真，最终下载到CPLD 器件进行测试。结果证明了采用CPLD 实现SGPIO 总线协议的可行性以及将其应用到板级之间数据通信的优越性。