《数字集成电路:电路、系统与设计(第二版) 》，电子工业出版社出版，外文书名: Digital Integrated Circuits:A Design Perspective,Second Edition，作者：简·M.拉贝艾 (Jan M.Rahaey) (作者), Anantha Chandrakasan (作者), Borivoje Nikolic (作者), 周润德 (译者), 等 (译者)。本书由美国加州大学伯克利分校Jan M. Rabaey教授等人所著。全书共12章，分为三部分： 基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要的介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，本书以CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计所面临的挑战和启示。

《数字集成电路:电路、系统与设计(第二版) 》图书目录

第一部分基本单元
第1章引论
1.1历史回顾
1.2数字集成电路设计中的问题
1.3数字设计的质量评价
1.3.1集成电路的成本
1.3.2功能性和稳定性
1.3.3性能
1.3.4功耗和能耗
1.4小结
1.5进一步探讨
期刊和会议论文集
参考书目
参考文献
习题
第2章制造工艺
2.1引言
2.2CMOS集成电路的制造
2.2.1硅圆片
2.2.3一些重复进行的工艺步骤
2.2.4简化的CMOS工艺流程
2.3设计规则——设计者和工艺工程师之间的桥梁
2.4集成电路封装
2.4.1封装材料
2.4.2互连层
2.4.3封装中的热学问题
2.5综述：工艺技术的发展趋势
2.5.1近期进展
2.5.2远期展望
2.6小结
2.7进一步探讨
参考文献
设计方法插入说明A——IC版图
参考文献
第3章器件
3.1引言
3.2二极管
3.2.1二极管简介——耗尽区
3.2.2静态特性
3.2.3动态或瞬态特性
3.2.4实际的二极管——二次效应
3.2.5二极管SPICE模型
3.3MOS（FET）晶体管
3.3.1MOS晶体管简介
3.3.2静态情况下的MOS晶体管
3.3.3实际的MOS晶体管——一些二阶效应
3.3.4MOS管的SPICE模型
3.4关于工艺偏差
3.5综述：工艺尺寸缩小
3.6小结
3.7进一步探讨
参考文献
习题
设计方法插入说明B——电路模拟
进一步探讨
参考文献
第4章导线
4.1引言
4.2简介
4.3互连参数——电容、电阻和电感
4.3.1电容
4.3.2电阻
4.3.3电感
4.4导线模型
4.4.1理想导线
4.4.2集总模型（LumpedModel）
4.4.3集总RC模型
4.4.4分布rc线
4.4.5传输线
4.5导线的SPICE模型
4.5.1分布rc线的SPICE模型
4.5.2传输线的SPICE模型
4.5.3综述：展望未来
4.6小结
4.7进一步探讨
参考文献
第二部分电路设计
第5章CMOS反相器
5.1引言
5.2静态CMOS反相器——直观综述
5.3CMOS反相器稳定性的评估——静态特性
5.3.1开关阈值
5.3.2噪声容限
5.3.3再谈稳定性
5.4CMOS反相器的性能：动态特性
5.4.1计算电容值
5.4.2传播延时：一阶分析
5.4.3从设计角度考虑传播延时
5.5功耗、能量和能量延时
5.5.1动态功耗
5.5.2静态功耗
5.5.3综合考虑
5.5.4利用SPICE分析功耗
5.6综述：工艺尺寸缩小及其对反相器衡量指标的影响
5.7小结
5.8进一步探讨
参考文献
习题
第6章CMOS组合逻辑门的设计
6.1引言
6.2静态CMOS设计
6.2.1互补CMOS
6.2.2有比逻辑
6.2.3传输管逻辑
6.3动态CMOS设计
6.3.1动态逻辑：基本原理
6.3.2动态逻辑的速度和功耗
6.3.3动态设计中的信号完整性问题
6.3.4串联动态门
6.4设计综述
6.4.1如何选择逻辑类型
6.4.2低电源电压的逻辑设计
6.5小结
6.6进一步探讨
参考文献
习题
设计方法插入说明C——如何模拟复杂的逻辑电路
参考文献
设计方法插入说明D——复合门的版图技术
进一步探讨
第7章时序逻辑电路设计
7.1引言
7.1.1时序电路的时间参数
7.1.2存储单元的分类
7.2静态锁存器和寄存器
7.2.1双稳态原理
7.2.2多路开关型锁存器
7.2.3主从边沿触发寄存器
7.2.4低电压静态锁存器
7.2.5静态SR触发器——用强信号直接写数据
7.3动态锁存器和寄存器
7.3.1动态传输门边沿触发寄存器
7.3.2C2MOS——一种对时钟偏差不敏感的方法
7.3.3真单相钟控寄存器（TSPCR）
7.4其他寄存器类型
7.4.1脉冲寄存器
7.4.2灵敏放大器型寄存器
7.5流水线：优化时序电路的一种方法
7.5.1锁存型流水线与寄存型流水线
7.5.2NORACMOS——流水线结构的一种逻辑形式
7.6非双稳时序电路
7.6.1施密特触发器
7.6.2单稳时序电路
7.6.3不稳电路
7.7综述：时钟策略的选择
7.8小结
7.9进一步探讨
参考文献
第三部分系统设计
第8章数字集成电路的实现策略
8.1引言
8.2从定制到半定制以及结构化阵列的设计方法
8.3定制电路设计
8.4以单元为基础的设计方法
8.4.1标准单元
8.4.2编译单元
8.4.3宏单元、巨单元和专利模块
8.4.4半定制设计流程
8.5以阵列为基础的实现方法
8.5.1预扩散（或掩模编程）阵列
8.5.2预布线阵列
8.6综述：未来的实现平台
8.7小结
8.8进一步探讨
参考文献
习题
设计方法插入说明E——逻辑单元和时序单元的特性描述
参考文献
设计方法插入说明F——设计综合
进一步探讨
参考文献
第9章互连问题
9.1引言
9.2电容寄生效应
9.2.1电容和可靠性——串扰
9.2.2电容和CMOS电路性能
9.3电阻寄生效应
9.3.1电阻与可靠性——欧姆电压降
9.3.2电迁移
9.3.3电阻和性能——RC延时
9.4电感寄生效应
9.4.1电感和可靠性——Ldidt电压降
9.4.2电感和性能——传输线效应
9.5高级互连技术
9.5.1降摆幅电路
9.5.2电流型传输技术
9.6综述：片上网络
9.7小结
9.8进一步探讨
参考文献
习题
第10章数字电路中的时序问题
10.1引言
10.2数字系统的时序分类
10.2.1同步互连
10.2.2中等同步互连
10.2.3近似同步互连
10.2.4异步互连
10.3同步设计——一个深入的考察
10.3.1同步时序原理
10.3.2偏差和抖动的来源
10.3.3时钟分布技术
10.3.4锁存式时钟控制
10.4自定时电路设计
10.4.1自定时逻辑——一种异步技术
10.4.2完成信号的产生
10.4.3自定时的信号发送
10.4.4自定时逻辑的实例
10.5同步器和判断器
10.5.1同步器——概念与实现
10.5.2判断器
10.6采用锁相环进行时钟综合和同步
10.6.1基本概念
10.6.2PLL的组成功能块
10.7综述：未来方向和展望
10.7.1采用延时锁定环（DLL）分布时钟
10.7.2光时钟分布
10.7.3同步与非同步设计
10.8小结
10.9进一步探讨
参考文献
习题
设计方法插入说明G——设计验证
参考文献
第11章设计运算功能块
11.1引言
11.2数字处理器结构中的数据通路
11.3加法器
11.3.1二进制加法器：定义
11.3.2全加器：电路设计考虑
11.3.3二进制加法器：逻辑设计考虑
11.4乘法器
11.4.1乘法器：定义
11.4.2部分积的产生
11.4.3部分积的累加
11.4.4最终相加
11.4.5乘法器小结
11.5移位器
11.5.1桶形移位器
11.5.2对数移位器
11.6其他运算器
11.7数据通路结构中对功耗和速度的综合考虑
11.7.1在设计时间可采用的降低功耗技术
11.7.2运行时间的功耗管理
11.7.3降低待机（或休眠）模式中的功耗
11.8综述：设计中的综合考虑
11.9小结
11.10进一步探讨
参考文献
习题
第12章存储器和阵列结构设计
12.1引言
12.1.1存储器分类
12.1.2存储器总体结构和单元模块
12.2存储器内核
12.2.1只读存储器
12.2.2非易失性读写存储器
12.2.3读写存储器（RAM）
12.2.4按内容寻址或相联存储器（CAM）
12.3存储器外围电路
12.3.1地址译码器
12.3.2灵敏放大器
12.3.3参考电压
12.3.4驱动器／缓冲器
12.3.5时序和控制
12.4存储器的可靠性及成品率
12.4.1信噪比
12.4.2存储器成品率
12.5存储器中的功耗
12.5.1存储器中功耗的来源
12.5.2存储器的分割
12.5.3降低工作功耗
12.5.4降低数据维持功耗
12.5.5小结
12.6存储器设计的实例研究
12.6.1可编程逻辑阵列
12.6.24MbSRAM
12.6.31GbNANDFlash存储器
12.7综述：半导体存储器的发展趋势与进展
12.8小结
12.9进一步探讨
参考文献