基于RF SOI CMOS工艺高线性低功耗LNA设计
时间:2019-06-12
大小:1.17MB
阅读数:657
查看他发布的资源
资料介绍
基于IBM公司的0.18 μm RF SOI CMOS工艺,设计了一款应用于S波段的高线性低功耗低噪声放大器。在传统共源共栅拓扑结构的基础上,本文提出使用有源偏置电路、级间匹配网络和并联反馈结构,使设计的放大器具有噪声低、线性度高和功耗小等特点。仿真结果表明,该放大器在2.3 ~2.7 GHz频段,电源电压为1.8 V,功耗为9.8 mW的条件下,噪声系数小于0.8 dB,增益大于14 dB,输入回波损耗和输出回波损耗均大于10 dB,隔离度大于27 dB,输入三阶交调截取点大于15 dBm, 满足无线基础架构接收器对低噪声放大器的所有性能要求。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或
联系我们 删除。