针对国内ＲISC-V( Ｒeduced Instruction Set Computer-Five) 处理器领域的空白以及对处理器性能的优化问题，将开源3 级流水线ＲISC-V 处理器VScale 扩展为5 级流水线处理器。在对比3 级流水线和5 级流水线的差异的基础上，为5 级流水线设计了冒险检测以及旁路单元，解决了5 级流水线的数据相关问题，并为该处理器编写外设( LCD1602、UAＲT) 控制器，最终在FPGA( Field-Programmable Gate Array) 开发板上实现了软硬件协同仿真。仿真结果表明，扩展后的处理器运行正常，且速度比扩展前的处理器快约30%。