基于0.13um SOI CMOS工艺的高性能LDO设计
资料介绍
基于电子设备对电源管理芯片的需求,本文设计了一种输出电压2.8 V,最大负载电流为50mA的高性能低压差线性稳压器(low-dropout regulator,LDO)。该LDO采用调整管栅极驱动技术,改善了负载瞬态响应,同时利用片外电容的等效串联电阻(Equivalent Series Resistance,ESR)补偿系统频率,保证了LDO的稳定性。在国产0.13 μm Silicon-On-Insulation CMOS工艺上,实现了电路原理图和版图的设计,芯片面积(不包含PAD)为0.009 mm2。该LDO电路使用Cadence、Spectre等工具进行了仿真验证,仿真结果表明:输出电压为2.8 V,输出过冲小于8 mV,最大负载响应时间为2.1 μs,相位裕度大于77°,低频时电源电压抑制比PSRR为-90 dB,负载调整率为53 μV/mA,线性调整率为3.37 mV/V。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或
联系我们 删除。