第一章 VHDL语言编写规范——目的：编写该规范的目的是提高书写VHDL代码的可读性、可修改性、可重用性、优化代码综合和仿真的结果，指导设计工程师使用VHDL规范代码和优化电路，规范化公司的ASIC/FPGA设计输入，从而做到 逻辑功能正确、可快速仿真、综合结果最优、可读性较好。
