消费电子-综合文档资料下载_第425页-面包板社区

JPEG压缩的VHDL代码

所需E币：4

下载：0

大小：1.41MB

时间：2020.01.15

上传者：二不过三

JPEG压缩的VHDL代码,JPEG标准下图象压缩的VHDL实现工程……

标准下图象压
FPGA初学者应了解的五项基本功

所需E币：4

下载：0

大小：22KB

时间：2020.01.15

上传者：二不过三

fpga五个基本功对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程，对应关系如下：1.仿真：Modelsim,QuartusII(SimulatorTool)2.综合：Qua

五个基本
fpga一点小经验

所需E币：5

下载：0

大小：1.11MB

时间：2020.01.15

上传者：2iot

fpga经验谈（相当好）FPGA/CPLD数字电路设计经验技术交流讲义FPGA/CPLD数字电路设计经验分享摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的

经验相当
算法设计到硬件逻辑的实现，夏老师的经典（免费提供）

所需E币：3

下载：0

大小：562.38KB

时间：2020.01.15

上传者：二不过三

算法设计到硬件逻辑的实现，夏老师的经典（免费提供）,算法设计到硬件逻辑的实现……

算法设计到硬
数字电路与FPGA

所需E币：3

下载：0

大小：3.8MB

时间：2020.01.15

上传者：238112554_qq

数字电路与FPGA,数字电路与FPGA_0……

数字电路
ISE13.1破解工具

所需E币：5

下载：0

大小：286.65KB

时间：2020.01.15

上传者：quw431979_163.com

ISE13.1破解工具,licgen_ise_13……

licgen
verilog程序设计例程

所需E币：3

下载：0

大小：148.4KB

时间：2020.01.15

上传者：givh79_163.com

Verilog_HDL程序设计例程王金明：《VerilogHDL程序设计教程》【例3.1】4位全加器moduleadder4(cout,sum,ina,inb,cin);output[3:0]sum;

verilog 程序设计
Altera FPGA_CPLD设计（基础篇）

所需E币：4

下载：0

大小：2.47MB

时间：2020.01.15

上传者：givh79_163.com

AlteraFPGA_CPLD设计（基础篇）,AlteraFPGA_CPLD设计基础篇……

altera 设计基础
发几个超级经典的实验教程

所需E币：3

下载：0

大小：3.81MB

时间：2020.01.15

上传者：978461154_qq

发几个超级经典的实验教程,Verilog2……

verilog
几个关于altera开发板的原理图

所需E币：3

下载：0

大小：609.57KB

时间：2020.01.15

上传者：微风DS

几个关于altera开发板的原理图,开发板原理图……

开发板原理图
对USB 协议层的深层分析

所需E币：5

下载：0

大小：250.59KB

时间：2020.01.15

上传者：16245458_qq.com

对USB协议层的深层分析,对USB协议层的深层分析……

协议层的深层
十分钟学会Xilinx FPGA 设计

所需E币：4

下载：1

大小：1.68MB

时间：2020.01.15

上传者：wsu_w_hotmail.com

十分钟学会XilinxFPGA设计1……

十分钟学 Xilinx
XILINX ZYNQ资料

所需E币：3

下载：0

大小：1015.05KB

时间：2020.01.15

上传者：rdg1993

ds187_XC7Z010_XC7Z020_Data_SheetXILINXCONFIDENTIAL―DISCLOSEDUNDERNDA47Zynq-7000EPP(XC7Z010andXC7Z020

ds187 xc7z010 xc7z020
动画语言教学verilog+vhdl

所需E币：5

下载：0

大小：3.45MB

时间：2020.01.15

上传者：16245458_qq.com

动画语言教学verilog+vhdl,Evita……

evita
FPGA经验谈－牛人写

所需E币：5

下载：0

大小：945.14KB

时间：2020.01.15

上传者：238112554_qq

FPGA经验谈－牛人写,fpga经验谈(西安大唐电信)……

经验西安大唐
时序分析经典之作

所需E币：5

下载：0

大小：337.54KB

时间：2020.01.15

上传者：quw431979_163.com

Timing+AnalysisTimingAnalysis作者：袁荣盛关于高速信号的时序分析，主要针对两种最常见的同步时序系统：共同时钟同步系统与源同步系统。共同时钟同步原理及时序分析所谓共同时钟，就

timing+analysis
关于DS18B20的VHDL源代码（在开发板上测试比较精确）

所需E币：3

下载：0

大小：483.83KB

时间：2020.01.15

上传者：16245458_qq.com

关于DS18B20的VHDL源代码（在开发板上测试比较精确）,温度传感DS18B20……

温度传感 DS18B20

最新资讯