资料
  • 资料
  • 专题
  • 所需E币:3
    下载:0
    大小:1.96MB
    时间:2020.01.15
    上传者:978461154_qq
    超详细UART模块代码,UART……
  • 所需E币:0
    下载:2
    大小:2.63MB
    时间:2020.01.15
    上传者:rdg1993
    intro_to_quartus2_chineseQuartusII简介6.0版AlteraCorporation101InnovationDriveSanJose,CA95134(408)544-7
  • 所需E币:3
    下载:0
    大小:1.11MB
    时间:2020.01.15
    上传者:978461154_qq
    FPGA/CPLD数字电路设计经验FPGA/CPLD数字电路设计经验技术交流讲义FPGA/CPLD数字电路设计经验分享摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对
  • 所需E币:4
    下载:0
    大小:569.86KB
    时间:2020.01.15
    上传者:二不过三
    modelsim使用例子第8章使用ModelSim进行设计仿真ModelSim为HDL仿真工具,我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真,支持IEEE常见的各种硬件描述语
  • 所需E币:4
    下载:0
    大小:909.84KB
    时间:2020.01.15
    上传者:微风DS
    QuartusII教程QuartusII用户指南2001AlteraCorporation1设计描述设计输入设计修改设计编译功能确认命令行模式脚本延时确认器件编程在线确认生产2001AlteraCor
  • 所需E币:3
    下载:0
    大小:256.4KB
    时间:2020.01.15
    上传者:微风DS
    FPGA和CPLD入门教程newFPGA/CPLD入门教程(第一章FPGA/CPLD概述)第一章FPGA/CPLD概述本章讲述了FPGA/CPLD的基本概念、结构、发展以及如何进行FPGA/CPLD设
  • 所需E币:5
    下载:0
    大小:858.5KB
    时间:2020.01.15
    上传者:238112554_qq
    Xilinx培训PPT详解FPGA与ASIC区别,fpga-vs-asic-part2……
  • 所需E币:4
    下载:0
    大小:57.66KB
    时间:2020.01.15
    上传者:16245458_qq.com
    用FPGA实现AD转换的方法,用FPGA实现AD转换的方法……
  • 所需E币:5
    下载:0
    大小:435.28KB
    时间:2020.01.15
    上传者:wsu_w_hotmail.com
    linkformodelsim简明教程(modelsim...,linkformodelsim……
  • 所需E币:4
    下载:1
    大小:1.48MB
    时间:2020.01.15
    上传者:wsu_w_hotmail.com
    verilogHDL教程(北大内部资料),北大verilog课件(内部资料)……
  • 所需E币:5
    下载:0
    大小:3.09MB
    时间:2020.01.15
    上传者:2iot
    别错过!一本CPU芯片逻辑设计经典书籍,MIPS型CPU芯片逻辑设计技术……
  • 所需E币:3
    下载:0
    大小:1.92MB
    时间:2020.01.15
    上传者:978461154_qq
    ch5……
  • 所需E币:5
    下载:0
    大小:282.79KB
    时间:2020.01.15
    上传者:2iot
    VerilogHDL入门教程文档编号文档中心版本1.0密级内部公开资源类别:HDL语言共41页VerilogHDL入门教程(仅供内部使用)拟制:批准:批准:中研基础中研基础日期:日期:日期:2004.
  • 所需E币:4
    下载:0
    大小:92.16KB
    时间:2020.01.15
    上传者:2iot
    spartan6coreboare54321Spartan6CoreBoardDSDRAMCASRASCLKWEBAADDFPGASDRAMIFA[21:0]D[15:0]ENRWUSBDATAIFV
  • 所需E币:4
    下载:0
    大小:1.41MB
    时间:2020.01.15
    上传者:二不过三
    JPEG压缩的VHDL代码,JPEG标准下图象压缩的VHDL实现工程……
  • 所需E币:4
    下载:0
    大小:22KB
    时间:2020.01.15
    上传者:二不过三
    fpga五个基本功对于FPGA设计者来说,练好这5项基本功,与用好相应的EDA工具是同一过程,对应关系如下:1.仿真:Modelsim,QuartusII(SimulatorTool)2.综合:Qua
  • 所需E币:5
    下载:0
    大小:1.11MB
    时间:2020.01.15
    上传者:2iot
    fpga经验谈(相当好)FPGA/CPLD数字电路设计经验技术交流讲义FPGA/CPLD数字电路设计经验分享摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的