资料
  • 资料
  • 专题
  • 所需E币:3
    下载:0
    大小:909.84KB
    时间:2020.02.14
    上传者:978461154_qq
    203quartusiiQuartusII用户指南2001AlteraCorporation1设计描述设计输入设计修改设计编译功能确认命令行模式脚本延时确认器件编程在线确认生产2001AlteraCo
  • 所需E币:5
    下载:0
    大小:1.23MB
    时间:2020.02.14
    上传者:quw431979_163.com
    LogicLock优化技术,LogicLock优化技术……
  • 所需E币:4
    下载:0
    大小:245.73KB
    时间:2020.02.14
    上传者:978461154_qq
    USB设计资料代码,0793……
  • 所需E币:3
    下载:0
    大小:1.15MB
    时间:2020.02.14
    上传者:978461154_qq
    AlteraEP1C6Q240C8开发板资料,FPGA开发板配套资料Mars-EP1C6-F-Core……
  • 所需E币:3
    下载:0
    大小:82.53KB
    时间:2020.02.14
    上传者:quw431979_163.com
    小数fpga,小数fpga、……
  • 所需E币:5
    下载:0
    大小:30.5KB
    时间:2020.02.14
    上传者:2iot
    Verilog编码规范Verilog编码规范!|一.强调Verilog代码编写风格的必要性。||强调Verilog代码编写规范,经常是一个不太受欢迎的话题,但却是非常有||必要的。||每个代码编写者都
  • 所需E币:5
    下载:0
    大小:516.5KB
    时间:2020.02.14
    上传者:238112554_qq
    NiosII软处理器快速入门NiosII软处理器快速入门-10分钟学会NiosII(转载)|Nios简单介绍:||Nios||II是一个用户可配置的通用RISC嵌入式处理器。在这儿,我引用了Alter
  • 所需E币:3
    下载:4
    大小:1MB
    时间:2020.02.14
    上传者:978461154_qq
    超好的vhdl学习教程,fpgavhdl……
  • 所需E币:4
    下载:0
    大小:2.65MB
    时间:2020.02.14
    上传者:978461154_qq
    chipscope_pro_sw_cores_7_1i_ug029ChipScopeProSoftwareandCoresUserGuide(ChipScopeProSoftwarev7.1i)UG0
  • 所需E币:4
    下载:0
    大小:270.82KB
    时间:2020.02.14
    上传者:978461154_qq
    ISE7.1i中文教程,ISE7[1]……
  • 所需E币:3
    下载:0
    大小:10.93KB
    时间:2020.02.14
    上传者:2iot
    Quartus_II中Tsu_Tco约束方法,ZTOOL(计算布线阻抗的工具)……
  • 所需E币:4
    下载:0
    大小:732.92KB
    时间:2020.02.14
    上传者:rdg1993
    ALTERA的FPGA电源选型手册,ALTERA的FPGA电源选型手册……
  • 所需E币:0
    下载:4
    大小:122.03KB
    时间:2020.02.14
    上传者:2iot
    状态机(免费,061015……
  • 所需E币:5
    下载:0
    大小:827.81KB
    时间:2020.02.14
    上传者:978461154_qq
    Synplify.Pro8.1crack(共5卷),Synplify[1]……
  • 所需E币:3
    下载:0
    大小:312.68KB
    时间:2020.02.14
    上传者:二不过三
    Altera,Xilinx的器件封装,FPGA&CPLD_LIB……
  • 所需E币:5
    下载:0
    大小:1.4MB
    时间:2020.02.14
    上传者:二不过三
    卖来转为免费的。,testbench……
  • 所需E币:3
    下载:0
    大小:581.62KB
    时间:2020.02.14
    上传者:二不过三
    Verilog简明教程+Maxplus使用仿真Verilog设计结构设计方法模块端口模块实例引用数据结构13.1设计方法①由下而上(Bottom-up)子模块11模块1子模块12顶层模块子模块21模块