原创 [博客大赛]我的compression毕设2-设计流程

2013-7-4 17:08 1380 6 9 分类: FPGA/CPLD

Compression module design

1、  压缩基本原理:

原文:compression algorithms can compress your file, you can learn compression algorithms from ednchina

压缩后:compression algorithms can (8,27) your file, you can learn (22,61) from ednchina

其中(8,27)表示重复长度为8compress的长度),指回距离27(离前面compression的距离);(22,61)表示重复长度为22compression algorithms的长度),指回距离61(离compression algorithms),很明显经过这种方法对数据进行处理会使数据信息减少,该算法的思想来源于LZ77算法,有兴趣的可以百度。

2、模块划分

Compression module可以简单分为:输入缓存模块,压缩模块,dictionary模块,输出缓存模块;缓存模块可以采用xilinx或者altera公司的ram去实现。压缩模块负责对数据进行压缩,dictionary模块缓存历史信息,dictionary模块决定着压缩率和压缩速度。

3debussy工具打开代码后的界面

20130704170659855001.jpg

4Compression module封装

为了对算法进行测试,将算法模块进行封装,采用avalon总线封装最后挂载到系统上;其实就是将自身的设计时序转换为总线要求的时序。

20130704170705395002.jpg

Avalon总线基本写传输(具体可以参考avalon总线规范一书)

5.系统集成

20130704170709802003.jpg

Compression module在系统中扮演的角色如上图中高亮部分:avalon-mm slave custom logic部分,该系统中部分模块可以进行裁剪,集成过程采用的工具时altera公司的sopc builder 工具。

6.软件测试

IDE(Nios II嵌入式软核集成开发环境)编写c代码对compression module进行测试。

20130704170714389004.jpg

上面的很多过程要参考altera公司提供的参考手册,这些手册百度文库基本都有,不行的话官网也可以免费下载。

例举一下:

1、  Avalon_Interface_Specifications.pdf

2、  mnl_avalon_spec.pdf

3、  n2cpu_Embedded_Peripherals.pdf

4、  Nios_II_Hardware_Development_Tutorial.pdf

5、  Nios_II_Software_Developer’s_HandBook.pdf

6、  SOPC_Builder手册.pdf

 

文章评论3条评论)

登录后参与讨论

用户403664 2013-7-10 11:19

奖金很丰富的哦

sunyzz 2013-7-10 09:55

不晒了,只记录一下学习过程~~

用户403664 2013-7-9 14:18

去参加论坛里面的晒毕设活动呀!
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
3
6
关闭 站长推荐上一条 /2 下一条