FPGA和CPLD-可编程逻辑器件-第306页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-20 09:40: 【转】基于FPGA的电阻抗成像系统激励信号源; 电阻抗成像(Electrical Impedance Tomography，EIT)技术是一种廉价的无损伤探测技术，不使用放射源，对人体无害，可作为对患者进行长期、连续监护的医学监护设备 ...; 1482 7 0 7

huotingtu_505472073 2010-11-20 09:39: 【转】FPGA 的交流信号采集与处理系统; 1 概述随着电力系统进一步朝着“大电网、大容量、大机组”的方向发展，发、输、配电过程要求高度自动化已成为不可逆转的趋势。因此，对其对应的“发 ...; 1692 5 1 6

huotingtu_505472073 2010-11-20 09:38: 【转】影响FPGA设计中时钟因素的探讨2; 1.2.2 通过拆分组合逻辑的方法来减小延时由于一般同步电路都不止一级锁存（如图8），而要使电路稳定工作，时钟周期必须满足最大延时要求，缩短最长延 ...; 1167 8 0 8

huotingtu_505472073 2010-11-20 09:38: 【转】影响FPGA设计中时钟因素的探讨 1; 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因 ...; 1156 8 0 8

huotingtu_505472073 2010-11-19 18:16: 【转】用Verilog语言描述一个双向端口; 对双向端口，我们可以将其理解为2个分量：一个输入分量，一个输出分量。另外还需要一个控制信号控制输出分量何时输出。此时，我们就可以很容易地对双向端口建模 ...; 1454 5 0 5

huotingtu_505472073 2010-11-19 18:16: 【转】VCS仿真指南; VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,再调用仿真. Vc ...; 3226 7 0 7

huotingtu_505472073 2010-11-19 18:15: 【转】JTAG控制电路的应用与研究; 所有逻辑器件的厂商生产的器件都支持JTAG 加载电路, 它是一种通用的加载电路. 几乎所有的逻辑工程师或硬件开发工程师都曾被这种简单的JTAG 控制电路困惑过. 本人 ...; 1535 4 0 4

huotingtu_505472073 2010-11-19 18:14: 【转】verilog综合小结; 一：基本 Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射 ...; 1514 6 0 6

huotingtu_505472073 2010-11-19 18:13: 【转】有限状态机编码技巧; 状态机的编码 a、状态机的编码。Biary、gray-code 编码使用最少的触发器，较多的组合逻辑。而one-hot编码反之。由于CPLD 更多的提供组合逻辑资源，而FPGA 更多 ...; 1362 5 0 5

huotingtu_505472073 2010-11-19 18:12: 【转】异步FIFO结构3; 在本系列文章的第一部分我们了解了FIFO的一般结构，并分析了单时钟FIFO的一个特例［１］。第二部分描述了双时钟设计的一种可能的结构。在第三部分我们将探究一 ...; 1354 6 0 6

huotingtu_505472073 2010-11-19 18:11: 【转】异步FIFO结构 2; 在先前的该系列文章中，我们看到了怎样用双端口、无寄存器输出的RAM设计同步FIFO。这部分我们将探讨同样的概念，并将其推广到怎样产生具有相互独立、自由工作的 ...; 1733 6 0 6

huotingtu_505472073 2010-11-19 18:10: 【转】异步FIFO结构 1; 设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。一开始，要注意，FIFO通常用于时钟 ...; 1608 3 0 3

huotingtu_505472073 2010-11-19 18:09: 【转】编写testbench的总结; 激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变 ...; 1258 5 0 5

huotingtu_505472073 2010-11-19 18:08: 【转】关于spartan-3电源问题; 1.所需电源种类 FPGA所需电源包括：VCCINT，VCCO和VCCAUX，其中 VCCINT是核电压，对Spartan-3系列FPGA必须接固定的＋1.2V； VCCO是Ban ...; 1276 4 0 4

huotingtu_505472073 2010-11-19 18:08: 【转】ModelSim SE仿真Altera库的一些问题; 1. modelsim怎么调用altera的库仿真啊？(megafunctions) 以前有个帖子说把quartus安装目录下的sim文件夹里面的文件编译进modelsim里面就可以了，可是sim文件 ...; 1751 3 0 3

1 ... 302 303 304 305306307 308 309 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条