FPGA和CPLD-可编程逻辑器件-第307页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-19 18:07: 【转】Quartus II 调用ModelSim 仿真 2; 5、编写一个工程RTL 源码的Testbench 文件，用于作为仿真激励（具体如何编写清参考相关数据文档资料）。这个实例的testbench 如下： module vtf_test; // Inpu ...; 1140 5 0 5

huotingtu_505472073 2010-11-19 18:06: 【转】Quartus II 调用ModelSim 仿真; 下面是基于在Altera Quartus II 下如何调用ModelSim 进行仿真的一个实例。不能否认，Quartus II（我用的7.0）无法像ISE 那样方便的直接调用ModelSim，而 ...; 1256 6 0 6

huotingtu_505472073 2010-11-19 18:06: 【转】ISE 详细步骤、作用及其理解2; 8） Mapping the Design P123 MAP 命令是将NGDBuild 命令所生成的ngd 文件，映射到具体的FPGA 器件里面去。MAP 将产生一个NCD 文件供PAR使用然后看报 ...; 2230 4 0 4

huotingtu_505472073 2010-11-19 18:05: 【转】ISE 详细步骤、作用及其理解; p/*信号定义： clk：时钟信号，本例中其频率值为1Hz； decide：电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11” ...; 1828 4 0 4

huotingtu_505472073 2010-11-19 18:05: 【转】Verilog电话计费器的代码; /*信号定义： clk：时钟信号，本例中其频率值为1Hz； decide：电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11”表 ...; 1415 5 0 5

huotingtu_505472073 2010-11-19 18:04: 【转】SystemVerilog语言简介2; 15. 强制类型转换 Verilog不能将一个值强制转换成不同的数据类型。SystemVerilog通过使用type’操作符提供了数据类型的强制转换功能。这种强制转换 ...; 2359 2 0 2

huotingtu_505472073 2010-11-19 18:03: 【转】SystemVerilog语言简介; SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压 ...; 1418 3 0 3

huotingtu_505472073 2010-11-19 18:03: 【转】在Nexar上实现一个完整的嵌入式系统; 以下我们将结合一个实例来简要介绍一下如何在Nexar上实现一个完整的嵌入式系统设计过程。首先：创建一个新的FPGA工程 1、选择菜单 FileNewFPGA Pro ...; 1255 3 0 3

huotingtu_505472073 2010-11-19 18:02: 【转】让ISE8.1和ISE8.2的库共存于ModelSim6.0; （包含SmartModel）第一次compxlib - ISE8.1 1. 设置好XILINX环境变量：XILINX=D:ISE81 2. 设置好LMC_HOME环境变量: LMC_HOME=D:XilinxLibmti_pesmartmodel8 ...; 1187 6 0 6

huotingtu_505472073 2010-11-19 18:01: 【转】SystemC安装及设计流程2; 3. Compile design and watch wave 3.1. For Linux 3.1.1. Create Makefile 要在Linux环境下编译SystemC的工程，需要编写Makefile。假设我们已经建立 ...; 1704 4 0 4

huotingtu_505472073 2010-11-19 18:01: 【转】SystemC安装及设计流程1; 1. SystemC Setup 从 www.systemc.org 下载最新的SystemC library，这里我们统一使用已经stable的2.1.v1版。在library下载到本地以后，需要进行一次性 ...; 1626 2 0 2

huotingtu_505472073 2010-11-19 18:00: 【转】SystemC 2.1在Visual Studio 2005下使用; SystemC 2.1目前能在Visual Studio .NET 2003的环境下开发，移植到Visual Studio 2005之后会出现一些小问题。经研究，我们需要改动一些参数。步骤一：编译S ...; 1537 4 0 4

huotingtu_505472073 2010-11-19 17:59: 【转】全数字锁相环的verilog源代码; 仿真已通过 module dpll(reset,clk,signal_in,signal_out,syn); parameter para_K=4; parameter para_N=16; input reset; input clk; input signal_in; output ...; 1312 7 0 7

huotingtu_505472073 2010-11-19 17:59: 【转】Libero 软件的使用; 第1章 License 设置大家好！今天由我来给大家介绍一下Libero 软件的快速入门。 Libero 软件是Actel FPGA 的开发环境，它支持Actel 公司所有的 ...; 1970 5 0 5

huotingtu_505472073 2010-11-19 17:57: 【转】基于Modelsim FLI接口的协同仿真; 1 前言协同仿真就是利用仿真工具提供的外部接口，用其它程序设计语言(非HDL语言，如c语言等)编程，用辅助仿真工具进行仿真。Modelsim提供了与c语言的 ...; 1210 8 0 8

1 ... 303 304 305 306307308 309 310 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条