FPGA和CPLD-可编程逻辑器件-第310页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

huotingtu_505472073 2010-11-19 17:45: 【转】ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证 4; 4、后仿真（Post-Sim）步骤一：启动ModelSim，然后建立一个Project。 ※建立Project的方式为点选File → New → Project…。 ※设定Project Name与Project ...; 1025 4 0 4

huotingtu_505472073 2010-11-19 17:45: 【转】ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证 3; 3、自动布局布线（APR）步骤一：开启Quartus II，然后建立一个Project。 ※先点选File，再点选New Project Wizard…。 ※设定Work Directory，Project Na ...; 1098 4 0 4

huotingtu_505472073 2010-11-19 17:43: 【转】ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证 2; 2、综合（Synthesis）步骤一：打开Synplify Pro，然后建立一个Project。 ※先点选File，再点选New； ※选择Project File，并设定File Name与File Locatio ...; 1063 8 0 8

huotingtu_505472073 2010-11-19 17:43: 【转】ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证; 作者：chenhongyi 软件要求：ModelSimSE、Synplify Pro、Quartus II 适用人群：初学者源代码：mux4_to_1.v 工作内容: 1、设计一个多路选择器，利用M ...; 1140 6 0 6

huotingtu_505472073 2010-11-19 17:42: 【转】IBIS学习笔记; IBIS(Input/Output Buffer Information Specification)模型是基于V/I曲线的对I/O Buffer快速准确建模的方法，其目的是提供一种集成电路制造商与仿真软件供应商以 ...; 1411 4 0 4

huotingtu_505472073 2010-11-18 23:16: 【转】Xilinx ISE 使用入门 5; 9）系统的配置和硬件验证首先选中pic_top，执行Generate Programme File ，生成配置文件，如图4.55所示。图4.55 配置文件生成示意图接 ...; 1366 6 0 6

huotingtu_505472073 2010-11-18 23:15: 【转】Xilinx ISE 使用入门4; 5）建立和编辑顶层原理图文件对于顶层文件,即可使用VHDL文本输入方式,也可使用原理图输入方式。这里我们将使用原理图的输入方式来建立顶层文件。（1 ...; 2777 7 0 7

huotingtu_505472073 2010-11-18 23:10: 【转】Xilinx ISE 使用入门3; 3）逻辑综合（Synthesize）选中Synthesize选项，点进行参数设置，可以对任何操作进行参数设置。设置完成后，双击Synthesize选项，或右键选择Run ...; 1849 10 0 10

huotingtu_505472073 2010-11-18 23:06: 【转】Xilinx ISE 使用入门2; 3 VHDL设计操作指南首先进入ISE工程管理器（Project Navigator）界面，如图4.30所示。 Project Navigator是ISE所用集成工具的连接纽带，通过使用Proj ...; 2316 5 0 5

huotingtu_505472073 2010-11-18 23:05: 【转】Xilinx ISE 使用入门1; 1、ISE的安装现以ISE 5.2i为例介绍Xilinx ISE Series的安装过程。 1）系统配置要求 ISE 5.2i推荐的系统配置与设计时选用的芯片有关。因为在 ...; 2074 6 0 6

huotingtu_505472073 2010-11-18 23:00: 【转】Xilinx DCM的使用; 目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求， ...; 1157 4 0 4

huotingtu_505472073 2010-11-18 22:59: 【转】如何计算FPGA设计频率; 我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题.对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用 ...; 1354 6 0 6

huotingtu_505472073 2010-11-18 22:57: 【转】CPLD打乒乓球游戏电路仿真设计; 一、实验目的（1）学习用MAX+Plus II开发系统对可编程逻辑器件编程的方法；（2）学习“CPLD/FPGA数字发展实验箱”的使用方法以及把文件下载到CPLD芯 ...; 1461 5 0 5

huotingtu_505472073 2010-11-18 22:56: 【转】FPGA三国志-第一篇/不可不看的故事; CPLD的时代我在12年前，偶然接触PLD,没有想到自己居然就在这个行当里安身下来。可是这个行业也的确是个飞速发展的行业，十多年过去后，从当初的接近 ...; 1193 6 0 6

huotingtu_505472073 2010-11-18 22:54: 【转】FPGA三国志-第二篇/结构篇; Altera FPGA的速度没有Xilinx的速度快,错!当然这种非对称的结构,你必须有一定的了解,才可以更好的利用.也就是要遵循: 大的数据吞吐通道应该采用横向放 ...; 1463 8 0 8

1 ... 306 307 308 309310311 312 313 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条