FPGA和CPLD-可编程逻辑器件-第313页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1599962 2010-11-16 15:26: 学习Moore状态机; 学了很久终于把VHDL的语法过了一遍了，开始学习状态机 Moore状态机：在时钟cp的跳沿来到的时候，根据当前状态currentstate 和输入状态din，来确定输出dout状 ...; 2214 12 0 12

用户1538414 2010-11-16 11:10: FPGA连不上仿真器; 最近弄了一块AGC的板子，上面用的是Altera的 Cyclone III ，发现下程序时会报如下错误： Error : CONF_DONE pin failed to go high in device 1 ...; 1970 0 0 0

用户1278632 2010-11-15 21:01: EDK下如何自定义IP; 摘要 EDK内嵌CPU，如果需要CPU访问自定义外设，有两种方式，一是通过IO，二是通过总线。IO访问比较简单，它可以通过软件模似出各种时序的总线，但模似毕竟是 ...; 6907 12 1 13

zhangshaobing517_935512703 2010-11-15 13:29: VS2008 BEGIN; Visual Studio 2008环境与VC6.0的环境存在着比较大的区别，下面就一些小小的区别在这里做一些探讨，欢迎指教！ 1、如果是调试控制台程序，很多时候点击“启动 ...; 3284 17 0 17

用户180508 2010-11-15 08:30: Nios II 错误“error parsing project stf file”; 新建Nios II 工程时候出现错误，弹出对话框error parsing project stf file。问题出在SOPC文件( 以.ptf为后缀的文件）路径包括中文或者空格。去掉就解决 ...; 3595 5 0 5

用户211539 2010-11-14 22:58: FPGA中跨时钟域的信号处理--异步FIFO方式; 异步 FIFO 方式的原理： FIFO 两侧会有相对独立的两套控制总线。若写入请求 wrreq 在写入时钟 wrclk 的上升沿处于有效状态，那么 FIFO 将在该时钟沿将锁存写 ...; 3766 15 0 15

用户211539 2010-11-14 22:56: FPGA中跨时钟域的信号处理--握手协议方式; “一种解决总线同步问题的方法是使用一个保持寄存器和握手信号”，这也就是“先异步暂存，后同步写入”的方法下面介绍握手方式进行异步时钟域的通信。 ...; 8376 18 3 21

用户211539 2010-11-14 22:51: FPGA中跨时钟域的信号处理--跨时钟域的相关概念; 转行做通信算法，很多东西要学习，没时间更新日志，以后我会把我项目中的一些问题和经验总结展示给大家，包括FPGA在无线通信中应用，当然，我在这方 ...; 5451 17 0 17

用户1049668 2010-11-13 22:52: PLL jitter; Jitter Definitions and Specifications 时钟抖动的定义和规定 Jitter is a random variation of the output clock. It is caused primarily by AVDD/AGND ...; 7533 18 0 18

用户273345 2010-11-12 16:57: Quartus II模板功能language template; 以前我也发现这个功能，但一直没有总结出来，现在借用别人的总结，发表一下！希望对大家都有帮助最近在Quartus II的菜单里找到了一个好去处：languag ...; 3424 10 0 10

用户273345 2010-11-12 16:44: 数码管动态扫描--时钟; 最近为了找工作一直奔波，但结果还是很悲剧。以至于 FPGA 的学习进程也停滞很久！尤其在群里那些牛人聊到工作的时候，个个刚毕业月薪都是W级别的，想了 ...; 2284 4 0 4

用户36690 2010-11-12 13:12: 关于MAX+PlusII和QuartusII中时钟输入信号; 在MAX+PlusII和QuartusII中，如果某个输入信号直接作为时钟使用（例如作为D触发器的CLK），系统在编译、综合时会自动将他作为全局时钟信号处理，导致编译/综合错 ...; 4211 15 1 16

huotingtu_505472073 2010-11-12 13:08: 【转】基于单片机的FPGA并行配置方法; 在当今变化的市场环境中，产品是否便于现场升级、是否便于灵活使用，已成为产品能否进入市场的关键因素。在这种背景下，Altera公司的基于SRAM LUT结构的FPGA器 ...; 1219 3 0 3

huotingtu_505472073 2010-11-12 13:05: 【转】基于数字移相的高精度脉宽测量系统及其FPGA实现; 采用XILINX公司的SpartanII系列FPGA芯片设计了一种基于数字移相技术的高精度脉宽测量系统,同时给出了系统的仿真结果和精度分析?与通常的脉冲计数法相比,该系统 ...; 1476 3 0 3

huotingtu_505472073 2010-11-12 13:04: 【转】基于FPGA电火花加工脉冲电源的设计与研究; 数控电火花(electrical discharge machining，EDM)机床是一种实现工件精密加工的特种加工工具。早期的电火花成型加工机床的脉冲电源电路是用分立元件组成，或者 ...; 1142 2 0 2

1 ... 309 310 311 312313314 315 316 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条