用户1523359的文章-面包板社区

 

文章

首页 我的博文

用户1523359 2012-7-2 10:18: 评论：@丁国勇的EMC博客博客中提到的“EMC磁珠到底是什么特性？（4）”; 赞; 1299 18 0 18

用户1523359 2012-6-20 11:28: xilinx modelsim 仿真错误解决; 1. 从 ISE 调用 modelsim 仿真 IP 核，提示 Module 'my_dpmem800x64' is not defined. 原因：开始试了网上的方法，重新映射 modelsim.ini 的仿真库路径 ...; 3278 24 0 24

xilinx modelsim 仿真错误

用户1523359 2012-6-15 13:40: 评论：@菜鸟成长日记博客中提到的“运放的参数和选择”; mark; 1204 18 0 18

用户1523359 2012-6-15 13:39: 评论：@丁国勇的EMC博客博客中提到的“EMC用磁珠到底是什么特性？”; mark; 1293 22 0 22

用户1523359 2012-6-12 19:44: 提高 SPARTAN-6 性能的方法; 摘自 wp311 Improving Performance in Spartan-6 FPGA Designs v1.2 RTL: · 使用同步复位。利于把寄存器综合入 DSP ...; 3507 23 0 23

优化

用户1523359 2012-5-30 14:58: 【转】word2010排版技巧——编辑尾注; 转自 http://www.colinjiang.com/2011/04/21/word2010_endnotes/ ============= 对于word的排版技巧网络上很多，针对的主要是word2003版本， ...; 1638 24 0 24

word2010 尾注

用户1523359 2012-4-21 21:37: Visual Studio 安装; 问题：平台为 windows 7 32bit ultimate 。安装包为镜像，使用 UltraISO 做虚拟光驱。安装 VS 2005 和 VS 2010 均出现无法继续安装。 ...; 1634 16 0 16

error vs installation

用户1523359 2012-3-18 22:40: ISE and third-party software compatibility; Official document: http://www.xilinx.com/support/answers/17966.htm ==== Official Recommended ==== ISE 10.1.3 Model ...; 1664 15 0 15

ise matlab modelsim

用户1523359 2011-4-16 09:12: QuartusII9.0 调用Modelsim6.5c仿真【RTL + GL】; 官方教程 + 个人经验 ============ 软件版本： Qaurtus II 9.0 SP2 + Modelsim SE PLUS 6.5 一、RTL Function Simulation 1. 在tools-options-gene ...; 2849 22 0 22

modelsim

用户1523359 2011-3-10 13:58: [Altera][Constraint][IOB][Fast.Input/Output(Enable)]; 还没有用到，但很快就会，先整理自己留着，用过后再加入一写总结之类。在http://asdf123321123.spaces.eepw.com.cn/articles/article/item/61813基础上整理的 ...; 3961 19 0 19

fpga constraint

用户1523359 2011-1-18 14:42: Altium Designer and Cadence Compatibility; A painful gain, still need to be finished. ============ ADS(summer)09 can import C16.0, NOT C16.3; 2297 16 2 18

用户1523359 2010-11-6 23:39: xilinx GSR; excerpt from http://forums.xilinx.com/t5/Archived-ISE-issues/FPGA-Power-On-Reset/m-p/7027?query.id=134602 Initialization values from INIT statem ...; 2834 18 1 19

gsr

用户1523359 2010-11-6 23:39: global reset and local reset; excerpt from http://forums.xilinx.com/t5/PLD-Blog/That-Dangerous-Asynchronous-Reset/ba-p/12856 Try to think in terms of ‘global’ simply meaning ...; 2941 23 1 24

reset global

用户1523359 2010-11-6 09:34: PlanAhead teminology; ======UI========== cell: a functional unit, including IBUFG/BUFG primitive instance: an instantiation of cell signal: a normal signal global cloc ...; 1180 13 0 13

用户1523359 2010-11-3 16:34: FPGA design teminology; simulation: use EDA tools verification: include but no limit to simulation emulation: use hardware validation: put module into a system to test i ...; 1463 14 1 15

12 / 2 页下一页

关闭站长推荐

上一条

/1

下一条