用户1736901的文章-面包板社区

 

文章

首页 我的博文

用户1736901 2015-6-26 16:06: KinomaJS Overview; 2 About KinomaJS Kinoma JS 中提供了Javascript API ，XML 编程接口。Javascript是该环境的编程语言，而XML通过一个编程框架，和Javascript结合在一起 ...; 1443 21 0 21

kinomajs

用户1736901 2015-5-8 11:25: mnl_timequest_cookbook翻译详解; 附件里面把TimeQuest cookbook的翻译重新整理了一遍，并配上的详细的注释已经自己的一些理解，分享给广大学习FPGA时序约束的盆友们，一起学习，一起进步 ...; 1280 28 0 28

fpga quartus timequest

用户1736901 2015-4-10 15:16: 【博客大赛】多级放大器稳定性分析及自激矫正; 、; 1471 25 3 28

博客大赛多级放大矫正

用户1736901 2015-4-6 18:51: 传输线物理基础; 1619 26 0 26

信号完整性

用户1736901 2015-4-6 09:47: TimeQuest User Guide 翻译4; Analyzing Results 这部分算是最重要的一个环节了，不是因为它很难，而因为其他的文档都会跳过分析的环节。我已经无数次看到设计者花大力气在.sdc上 ...; 1731 27 3 30

fgpa 时序约束

用户1736901 2015-4-3 09:37: 电感测量注意事项; 电感由缠绕在磁芯上的导线构成，特性由磁芯材料决定。空气是构成电感器的最简单磁芯材料。为了使电感具有更高的电感量，经常使用铁，铍镆合金，铁氧体这类磁 ...; 2942 22 0 22

测量串联并联电感模式

用户1736901 2015-4-2 11:05: 电容测量注意事项; 电容等效模型以及阻抗计算公式电容测量有串联模式 (Cs-D, Cs-Rs) 和并联模式 (Cp-D, Cp-Rp) 当使用串联模式测量 Cs的计算是如下图（即 ...; 2582 29 1 2

阻抗测量

用户1736901 2015-3-30 21:25: TimeQuest User Guide 翻译3; I/O Timing (Note:这部分不会明确的包含source-synchronous interface的内容，虽然他们都使用相同的规则) IO约束仅仅有两个.sdc命令，分别 ...; 2469 20 0 20

fpga 时序约束

用户1736901 2015-3-29 10:56: TimeQuest User Guide 翻译2; set_clock_groups 在上面的约束基础上，设计中大部分的时钟已经被约束了。在 TimeQuest 中，所有的时钟默认都是相关联的，由设计者决定哪 ...; 1512 15 0 15

fpga 时序约束

用户1736901 2015-3-27 16:04: TimeQuest User Guide 翻译1; 这个手册是国外坛子http://www.alteraforum.com 上一个比较好的时序约束的使用指导手册。原文如下：【】TimeQuest_User_Guide.pdf Section ...; 2127 16 0 16

fpga 时序约束

用户1736901 2015-3-26 21:27: Quartus II TimeQuest Timing Analyzer Cookbook 的全文翻译整理稿; 这里把这些天翻译的word文档传上来了，还有很多翻译很晦涩的以及翻译不出来的还有不理解的接下来也还会继续整理学习。希望有兴趣 ...; 1192 16 0 3

fpga 时序约束

用户1736901 2015-3-26 21:13: Best Practices for the Quartus II TimeQuest Timing Analyzer翻译; Clock Requirement 时钟要求 Timequest Analyser支持一下几种时钟信号： base clock 基准时钟 derived clock 衍生时钟 virtual clock 虚拟时钟时钟 ...; 1896 19 0 19

fpga 时序约束

用户1736901 2015-3-25 11:01: Quartus II TimeQuest Timing Analyzer Cookbook翻译学习P24-P26; False Paths 这部分描述的约束命令是create_clock 和set_false_path. 我们并不需要对每一条路径都进行时序分析。非关键的同步路径可以从时序分析中移 ...; 1529 15 0 15

fpga 时序约束

用户1736901 2015-3-23 11:18: Quartus II TimeQuest Timing Analyzer Cookbook翻译P11-P13; Multi-Frequency Analysis 多频率分析一些FPGA的设计当中会有多个时钟，而各个时钟的频率也会不同。 Clock Multiplexing 时钟多路传输这部 ...; 958 20 0 20

fpga 时序约束

用户1736901 2015-3-22 16:34: Quartus II TimeQuest Timing Analyzer Cookbook翻译P22-P23; Exceptions This section contains the following topics: ■ “Multicycle Exceptions” 多周期选择 ■ “False Pa ...; 1105 17 0 17

fpga 时序约束

12 / 2 页下一页

关闭站长推荐

上一条

/3

下一条