-
用户585119
2010-12-10 21:14
-
英特尔利用首款可配置英特尔凌动 处理器(转载)
-
新闻焦点 ? 英特尔 凌动 E600C 系列处理器在单一封装内搭载 Altera* FPGA，适用于定制产品。 ? 可配置处理器易于更改，能满足不同细分市场的 ...
-
-
用户585119
2010-7-6 18:19
-
verilog学习笔记【分频器】
-
转自： http://www.cnblogs.com/fpga/archive/2009/10/24/1589318.html 占空比为50%的分频 偶数分频比较简单 比如N分频，那么计数到N/2-1，然后时钟翻 ...
-
-
用户585119
2010-7-6 15:45
-
verilog学习笔记【casez赋值问题】
-
转自： http://www.edufujitsu.org/myspace/blog/show.php?id=169132 在casez的赋值中，如果是都满足，是只进行第一个赋值吗？是每回只判断一个符合就结束 ...
-
-
用户585119
2010-6-21 17:14
-
verilog学习笔记【触发器】
-
程序 module dff(data,clk,q); input data,clk; output q; reg q; always@(posedge clk) q = data;// ...
-
-
用户585119
2010-6-20 20:38
-
verilog学习笔记【译码器】
-
程序 module decoder3_8(in,en,out); input in; input en; output out; reg out; always@(in,en ) ...
-
-
用户585119
2010-6-20 19:59
-
verilog学习笔记【多路复用器】
-
程序 module mux4_1(a,b,c,d,s,out); input a,b,c,d; input s; output out; reg out; always@(a,b,c,d,s ) ...
-
-
用户585119
2010-6-20 19:31
-
verilog学习笔记【阻塞赋值】
-
阻塞赋值和非阻塞赋值。 阻塞赋值：= 非阻塞赋值：= verilog有持续赋值(assign)和过程赋值(always、initial)。持续赋值针对网线类型，且只能使用阻塞的 ...
-
-
用户585119
2010-6-20 18:52
-
verilog学习笔记【4位全加器】
-
程序 module adder(ina,inb,cin,sum,cout); input ina,inb; input cin; output sum; output cout; assign { ...
-
-
用户585119
2010-6-18 16:07
-
verilog学习笔记【test bench】
-
1、在test bench中使用fork...join并行块。它可以声明 绝对时间 ，可以 并行的执行复杂的过程结构 ，如循环或任务。 module inline_ tb; r ...
-
-
用户585119
2010-6-18 15:50
-
verilog学习笔记第一天
-
第一个程序，计数器 counter.v module couter(clk,rst,counter_out); input clk; input rst; output counter_out; reg co ...
-
-
用户585119
2010-6-18 15:48
-
verilog学习笔记【数据类型】
-
1、四值逻辑 "0"，低电平，地，逻辑假 "1"，高电平，逻辑真，电源 "X"，被"0"和"1"同时驱动 "Z"，高阻，三态，被"X"驱动 2、网线类型 wire类型 ...
-
关闭
站长推荐
/3 
