资料
  • 资料
  • 专题
Verilog Hardware Description Language
推荐星级:
类别: FPGA 软件/EDA/IP
时间:2019-07-07
大小:2.87MB
阅读数:537
上传用户:agdhun_799594606
查看他发布的资源
下载次数
8
所需E币
1
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
The Verilog Hardware Description Language (HDL) is defined in this standard. Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Be- cause it is both machine readable and human readable, it supports the development, verification, synthesis, and testing of hardware designs; the communication of hardware design data; and the maintenance, modification, and procurement of hardware. The primary audiences for this standard are the implementors of tools supporting the language and advanced users of the language.
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
  • jieranerabc 2019-07-30
    是VerilogHDL语言的标准,建议标题明确一些,容易引起下载歧义!
  • shidongy4_379734297 2019-07-29
    xiexie
  • 航剑 2019-07-21
    这个标准资料,学习了。谢谢
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书