资料
  • 资料
  • 专题
  • 所需E币:5
    下载:0
    大小:145.5KB
    时间:2020.02.17
    上传者:二不过三
    SoC设计发展趋势SoC設計發展趨勢工研院經資中心ITIS計畫產業分析師范哲豪談到SoC便需要介紹SIP(矽智產),這個概念是希望將所需的元件做成一個可重覆使用的功能區塊,利用堆積木的方式快速的組成不
  • 所需E币:4
    下载:0
    大小:1.8MB
    时间:2020.02.17
    上传者:978461154_qq
    芯片封装大全(英文版),封装大全EN……
  • 所需E币:5
    下载:1
    大小:1.24MB
    时间:2020.02.17
    上传者:978461154_qq
    AnewNMOStemperature-stablevoltagereferenceIEEEJOURNALOFSOLID-STATECIRCUITS,VOL.SC-13,NO.6,DECEMBER19
  • 所需E币:5
    下载:0
    大小:645.44KB
    时间:2020.02.17
    上传者:16245458_qq.com
    ACMOS8-bitHigh-SpeedAtoDConverterICIEEEJOURNALOFSOLID-STATECIRCUITS,VOL.SC-20,NO,3,JUNE1985775ACMOS8
  • 所需E币:5
    下载:0
    大小:442.15KB
    时间:2020.02.17
    上传者:16245458_qq.com
    lm2904LM158/LM258/LM358/LM2904LowPowerDualOperationalAmplifiersMay1999LM158/LM258/LM358/LM2904LowPow
  • 所需E币:4
    下载:0
    大小:321.21KB
    时间:2020.02.17
    上传者:givh79_163.com
    频率补偿的一篇好文,Anovelfrequencycompensationtechniqueforlow-voltagelow-dropoutregulator……
  • 所需E币:4
    下载:0
    大小:1.35MB
    时间:2020.02.17
    上传者:givh79_163.com
    MorganKaufmann,MorganKaufmann-Asic&FpgaVerification-AGuideToComponentModeling-2005……
  • 所需E币:4
    下载:0
    大小:928.02KB
    时间:2020.02.17
    上传者:978461154_qq
    verilogtestbenchwriting,verilogtestbenchwritting……
  • 所需E币:4
    下载:0
    大小:1.14MB
    时间:2020.02.17
    上传者:rdg1993
    VerificationMethodologyManua...,VERIFICATION[1][1]……
  • 所需E币:5
    下载:0
    大小:485.85KB
    时间:2020.02.17
    上传者:2iot
    算法设计的硬件实现技术,算法设计的硬件实现技术……
  • 所需E币:5
    下载:1
    大小:257.61KB
    时间:2020.02.17
    上传者:238112554_qq
    061222@52RD_VerilogHDL华为入门教程...,VerilogHDL华为入门教程……
  • 所需E币:5
    下载:0
    大小:31.74KB
    时间:2020.02.17
    上传者:二不过三
    2006年12月全球半导体公司最新排名……
  • 所需E币:4
    下载:0
    大小:514.72KB
    时间:2020.02.17
    上传者:2iot
    dacvhdlcode,dac……
  • 所需E币:4
    下载:0
    大小:263.95KB
    时间:2020.02.17
    上传者:2iot
    simulationofSigma-Deltamodu...,SDT……
  • 所需E币:4
    下载:0
    大小:158.76KB
    时间:2020.02.17
    上传者:978461154_qq
    跨时钟域异步电路处理只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控制器、CDROM/DVD控制器、调制解调器、网卡以及网络处
  • 所需E币:4
    下载:0
    大小:1.14MB
    时间:2020.02.17
    上传者:2iot
    clocktreesynthesis,ICCompilers_ClockTreeSynthesis……
  • 所需E币:4
    下载:0
    大小:81.28KB
    时间:2020.02.17
    上传者:978461154_qq
    HDL_ParametersNewVerilog-2001TechniquesforCreatingParameterizedModels(orDownWith`defineandDeathofade