帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • Verilog Coding For Logic Synth...
    所需E币：4
    下载：0
    大小：944.62KB
    时间：2020.02.14
    上传者：quw431979_163.com
    VerilogCodingForLogicSynth...,Wiley1VerilogCodingForLogicSynthesis……
    wiley verilog coding
  • NC学习的中文教程
    所需E币：5
    下载：0
    大小：784.47KB
    时间：2020.02.14
    上传者：238112554_qq
    NC学习的中文教程,Verilog_tutorial文档……
    verilog tutorial 文档
  • Altera FPGA与CPLD的外部处理器连接方式
    所需E币：5
    下载：0
    大小：263.47KB
    时间：2020.02.14
    上传者：16245458_qq.com
    AlteraFPGA与CPLD的外部处理器连接方式,20060505165040431……
    20060505165040431
  • LogicLock优化技术
    所需E币：5
    下载：0
    大小：1.23MB
    时间：2020.02.14
    上传者：quw431979_163.com
    LogicLock优化技术,LogicLock优化技术……
    logiclock 优化 技术
  • Verilog编码规范.doc
    所需E币：5
    下载：0
    大小：30.5KB
    时间：2020.02.14
    上传者：2iot
    Verilog编码规范Verilog编码规范！|一.强调Verilog代码编写风格的必要性。||强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有||必要的。||每个代码编写者都
    verilog 编码 规范
  • 发一个chipscope 的资料
    所需E币：4
    下载：0
    大小：2.65MB
    时间：2020.02.14
    上传者：978461154_qq
    chipscope_pro_sw_cores_7_1i_ug029ChipScopeProSoftwareandCoresUserGuide(ChipScopeProSoftwarev7.1i)UG0
    chipscope cores ug029
  • Synplify.Pro8.1crack(共5卷)
    所需E币：5
    下载：0
    大小：827.81KB
    时间：2020.02.14
    上传者：978461154_qq
    Synplify.Pro8.1crack(共5卷),Synplify[1]……
    synplify
  • 基于VHDL的I2C总线控制核设计
    所需E币：4
    下载：0
    大小：25KB
    时间：2020.02.14
    上传者：wsu_w_hotmail.com
    FPGA概述PLD是可编程逻辑器件（ProgramableLogicDevice）的简称，FPGA是现场可编程门阵列（FieldProgramableGateArray)的简称，两者的功能基本相同，只
    概述
  • McGraw.Hill.VHDL.Programming.b...
    所需E币：5
    下载：0
    大小：2.3MB
    时间：2020.02.14
    上传者：16245458_qq.com
    McGrawVHDL:ProgrammingbyExampleDouglasL.PerryFourthEditionMcGraw-HillNewYorkChicagoSanFranciscoLisbo
    mcgraw
  • IP core 小组的HDL设计风格，有价值！
    所需E币：4
    下载：0
    大小：178.67KB
    时间：2020.02.14
    上传者：978461154_qq
    HDL设计风格IPCore开发小组HDL编码风格与编码指导dr.xuxin@163.netHDL编码风格与编码指南草案初稿作者徐欣孙广富Rev.0.1June30，2002www.IPcore.com
    设计 风格
  • ROM 讀寫 soure code
    所需E币：4
    下载：0
    大小：5.12KB
    时间：2020.02.14
    上传者：rdg1993
    ROM讀寫sourecode,Winbond_LD_code……
    winbond
  • verilog reference guide
    所需E币：5
    下载：0
    大小：270.43KB
    时间：2020.02.14
    上传者：givh79_163.com
    verilogreferenceguideTheVerilogGoldenReferenceGuideDOULOSVersion1.0,August1996Copyright1996,Doulos,A
    verilog reference guide
  • Lattice的一些中文培训资料
    所需E币：5
    下载：0
    大小：3.69MB
    时间：2020.02.14
    上传者：quw431979_163.com
    ispExpertispEXPERTSystem培训教材上海莱迪思半导体公司市场部一九九九年二月第一节ispEXPERT简介运用大规模、超大规模可编程逻辑器件与电子设计自动化(EDA)技术是现代数字电
    ispexpert
  • 基于CPLD的多功能信号发生器设计
    所需E币：5
    下载：0
    大小：139.91KB
    时间：2020.02.14
    上传者：238112554_qq
    基于CPLD的多功能信号发生器设计2003年9月第20卷第3期沈阳航空工业学院学报JournalofShenyangInstituteofAeronauticalEngineeringSep.2003
    基于 的多 功能
  • vga_core(vhdl)
    所需E币：5
    下载：0
    大小：448.57KB
    时间：2020.02.14
    上传者：二不过三
    vga_core(vhdl),vga_core(vhdl)……
  • core code
    所需E币：5
    下载：0
    大小：34.2KB
    时间：2020.02.14
    上传者：238112554_qq
    corecode,IO……
  • CA 条件接收系统的设计和应用
    所需E币：5
    下载：0
    大小：220.63KB
    时间：2020.02.14
    上传者：16245458_qq.com
    条件接收系统的设计和应用CA[]!"#$%&'("#)*+,-./01!#23415$6-789:;-=>?@ABCDEFConditionalAccesssystemGHI#2JK-LMABNOPQ
    条件 接收 系统
1 ...676869707172737475... 346下一页
上传