原创 在ModelSim SE版本中提取Altera库

2009-11-5 14:49 6326 8 12 分类: FPGA/CPLD 文集: ModelSim

说明:ModelSim版本是Modelsim SE PLUS 6.3b


 


1. 路径选择 


启动modelsim se仿真工具,在主窗口中选择【filechange directory】命令,将工作目录改变到你想存放仿真库的目录,点击【ok. 


2. 创建仿真库 
在生窗口中选择【filenewlibrary】命令,在弹出的【create a new library】窗口中将选项【create】设置为【a new library and a logical mapping to it,在【libryr name】和【library physical name】中键入所要创建库名字,altera_library, ,此时在主窗口中已多了一个altera_library(empty):这个过程实质上想当于在modelsim主窗口中的脚本区域中输入了vlibvmap命令. 


 


3. 编译库 


workspace中的library中选中你健入的库名altera_library(empty),在主菜单中选【compilecompile】命令;在弹出窗口compile source file窗口中的【libaray】下拉菜单中选中你的库名,在【查找范围】中选择quarturs安装目录\quarturs\eda\sim_lib文件夹下


 


4. 配制modelsim
在做以上所有步骤之前,应该先将modelsim根目录下的配制文件modelsim.ini的属性只读改为可写,这样就编译库的时候会在该文件中自动产生新库的地址映射信息,否则需要人工设置。另外,这样做还可使软件记录仿真库的路径以及映射关系,以后每次启动modelsim,就会根据ini文件中的本身寻找仿真库,并且形成映射关系,。注:如果启动时出现“仿真库名(unavailable)”可选中它,点右键选择【edit】指定路径到些仿真库已创建,以后对altera设计仿真都不需要做库处理了。(如果在编译库文件之前就更改了配置文件的属性,一般都不会出现“unavailable”的现象)。最保险的方式就是自己手动添加,比如:


Altera_libs = $MODEL_TECH/../modelsim_altera_libs


      另外,如果为了不配置,则在创建新库的时候,在【library physical name】输入新创建的库的绝对地址就可以,这样就免除了以上的配置过程。


      新版本(6.3b)仿真AlteraIP或者兆核函数,如果程序选择VHDL则必须单独建立并编译lpmaltera_mfsgate等库,不能笼统的编译一个altera库或者和work库编在一起。如果是VERILOG则可以使用上述笼统的编译库方法。


 

 


 


 


 


 


×××××××××××××××××××××××××××××××××××××××××××××××××


附加仿真的过程:


1、在ModelSim中建立仿真工程,添加源文件(包括测试激励testbench)到工程;


2、编译工程;


3、创建仿真Tcl文件,本人喜欢建立两个do文件,一个叫sim.do另一个叫wave.do。sim.do列出仿真命令,并调用wave.do文件,wave.do添加想要观测的信号到wave窗口。


4、在ModelSim命令行执行sim.do完成仿真。


 


sim.do模板:https://static.assets-stash.eet-china.com/album/old-resources/2009/5/18/24a67375-80a4-4e63-bc3b-adf6cec661b9.rar。wave.do模板:https://static.assets-stash.eet-china.com/album/old-resources/2009/5/18/a5315478-4623-4914-aec8-08c56982dd3f.rar。


 


####编辑日期2009-5-18########


安装ModelSim6.5a,直接从原来6.3b的版本提取已编译好的Altera仿真库中导入到新版本中,这样可以省略重新编译库文件过程。


导入步骤:


1、打开ModelSim6.5a,选择file->import->library弹出以下界面:


点击看大图


在Import Library Pathname空格中指定要导入的Altera库路径,比如


D:\Modeltech_6.3b\Altera_VHDL\Altera_mf,点next进入下一步;


2、libray information界面中显示的是被导入的的库的基本信息,这里需要注意的是有些库可能依存其他库,比如器件库需要sgate库,所以在导入器件库之前比如先导入或者先编译好sgate库。(sgate需要lpm库)。如下图所示:


点击看大图


可以看到这导入Arrigx库的时候发现sgate已经map好了,加入没有sgate库,此时会提示“sgate not Found”。点击next进入下一步。


3、指定导入库的目的地址。如下图所示:


点击看大图


从图中可以看到,被导入的库的地址,我们需要指定导入后库的存放地址。


注意:可能有同学会问,既然库以前已经编译好了,为什么现在要重新编译呢?这是因为以前编译好的库是在老版本Modelsim中编译的,库的映射信息保留在老版本的modelsim.ini文件之中,导入到新版本,其实就是在新版本的ini文件中重新建立映射关系(基于这一点,我想应该可以直接编辑ini文件也可以实现库信息的重新映射,没有试过,有兴趣的同学可以找到ini文件中相应的内容进行添加修改)。所以一定要将ini文件的只读属性去掉否则也会提示错误。


 

PARTNER CONTENT

文章评论4条评论)

登录后参与讨论

coyoo 2009-12-30 15:47

关于sgate库: Needed for functional simulation of IP; Needed for any GX device simulation.

coyoo 2009-7-24 12:53

有关Modelsim.ini文件: 1、是ModelSim使用的ASCII文件,由用户控制; 2、ModelSim安装后,在安装目录下默认产生此文件; 3、modelsim.ini文件被编译器以及仿真器使用; 4、该文件存储一些初始化信息: 1)、库的位置信息; 2)、软件启动文件位置信息; 3)、其他ModelSim默认设置。 5、ModelSim按以下顺序搜索modelsim.ini文件: 1)、环境变量“MODELSIM"直接指定的modelsim.ini文件; 2)、位于当前工作目录下的modelsim.ini文件; 3)、默认ModelSim软件安装目录下modelsim.ini文件。

coyoo 2009-5-18 10:15

ModelsimSE提取Altera库: a、VHDL和Verilog分别建库。 b、VHDL需要建立的库有:lpm,sgate,altera_mf,altera;另外在进行时序仿真的时候还要提取对应器件的器件库。 c、Verilog需要建立的库有:lpm_ver,sgate_ver,altera_mf_ver,altera_ver。 d、lpm库需要编译的库文件有:220pack.vhd,220model.vhd. e、sgate库需要编译的库文件有:sgate_pack.vhd(有些版本该库文件要首先编译),sgate.vhd。 f、altera_mf库需要编译的库文件有:altera_mf_components.vhd(有些版本该库文件要首先编译),altera_mf.vhd。 g、altera库需要编译的库文件有:altera_primitives_components.vhd(有些版本该库文件要首先编译),altera_primitives.vhd。 h、器件库需要编译的文件有,举例说明(StratixIII):stratixiii_atoms.vhd(有些版本该库文件要首先编译),stratixiii.components.vhd。 i、altera_ver库需要编译的库文件有:altera_primitives.v。 j、altera_mf_ver库需要编译的库文件有:altera_mf.v。 k、sgate_ver库需要编译的库文件有:sgate.v,nopli.v。 l、lpm_ver库需要编译的库文件有:220model.v。 m、器件库需要编译的库文件有,举例说明(StratixIIGX):stratixiigx_atoms.v,stratixiigx_hssi_atoms.v。

coyoo 2009-5-16 18:13

今天安装了最新版本Modelsim6.5a SE。在Crack的时候,需要对生成的license设置环境变量,突然忘记了环境变量的名字,想了好久才想起来,为了怕下次再遇到这种大路边卡壳的事情,干脆写在这里: 环境变量名称:LM_LICENSE_FILE 环境变量值:Licnese存放地址,比如:C:\MODELTECH_6.5A\LICENSE.TXT
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
4
8
关闭 站长推荐上一条 /3 下一条