原创 allegro封装多了一圈“place_bound_top”

2017-8-22 17:49 10720 23 23 分类: PCB

按照书做封装,结果做出来的封装放在PCB上外围始终要比封装大一圈,仔细看了下,多了一层“place_bound_top”。为什么呢?

在做封装的时候,如果你选择了“line”去画“place_bound_top”,

那么最后放在PCB上的封装,系统会自动给你画一个包含全部封装元素区域的“place_bound_top”。

正确的方式是:使用sharp来绘制“place_bound_top”区域。

画出来的放到PCB上就是可见即可得了。

当然,在JD销售超200+的书里面,却是按照“line”进行画的,所以,我也入了坑。。。

还有一个小贴士,怎样更新封装:


文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
23
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /4 下一条