原创 ACTEL培训感悟

2010-10-21 21:47 2140 3 6 分类: FPGA/CPLD

今天,在公司接受了ACTEL的技术支持的培训,这是我进入公司来接受的第一次培训。感觉收获还是很大的。现在和大家一起分享一下。
ACTEL原来是用在航空和军工领域的,近几年来才进步民用市场,在国内的市场份额不大,这和其开发工具和相应的支持有关。在FPGA资料方面,远不如xilinx和altera,在市面上很难找到,除了可以在周立功的网站上,各位可以去上面找找http://www.actel.com/intl/china/
我们用他的原因是其不需要额外配置存贮代码的IC,提高代码的保密性。他是基于FLASH机构的,而xilinx和altera是基于SDRAM,掉电很容易丢失数据。
ACTEL的开发工具为Libero IDE .虽然软件的分为工具的类别很多,但是基本的流程还是很清晰的。其使用还是比Quartous ii还是要难一些。不是很容易上手。


由于我们对SOPC很感兴趣,给我介绍了一下其具有M3硬核的Smartfusion  A2F200,自带相应的硬核,对我们无疑具有很大的吸引力!
很详细的介绍了综合,以及FPGA设计的相关资料,大家可以在附件中下载分享。


可能大家写的时候都会这样写,比如对一个时钟信号进行2分频,对计数器取反就OK了,其实在实际中可能会有不同步的问题。还有我们一般不会主动去做时序约束,其实这些都会对我的设计有影响。难怪自己一次做ms级的计数器,有时候怎么都加不上去,看来时序约束还是很有必要的。


 

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户468979 2015-1-27 15:24

笔误SRAM非SDRAM

用户612013 2014-1-17 17:19

多谢

用户228866 2012-2-13 09:54

对我有了一些帮助!谢谢!笑脸

相关推荐阅读
用户1396350 2011-07-28 11:44
SDRAM控制器调试总结
SDRAM调试总结SDRAM调试做了很久,也想了很多方法。采用的是特权同学的代码,经过仿真测试,上板调试的时候,串口上总是没有数据,一直为FF。后来在synplify中修改了时钟之间的延时,改为18n...
用户1396350 2011-06-29 16:36
综合中应用task
综合中应用task 在这之前,我一直以为task是不可以综合的,因为自己多是在testbench中使用,而且自己在任务中多使用的是不可以综合的语句,那么采用可综合语句到底可不可以综合了,有何影响了,...
用户1396350 2011-06-08 15:45
如何利用quicktext快速进行verilog的编写
notapad是一个比较好的文本编辑器,在使用过程中发现其无法创建文件模板,每次写代码的时候,总要复制粘贴,给代码加上文档的说明等信息,便于自己以后的管理和维护。我使用的quicktext0.2.2,...
用户1396350 2011-05-09 16:07
仿真isp的fifo时出错的解决方法
在仿真ISP的fifo时,modelsim会出现下面的错误:#** Error: (vsim-3043) C:/ispTOOLS8_1/cae_library/simulation/verilog/x...
用户1396350 2011-05-08 15:08
如何解决ispLEVE安装错误ispsys.ini is not match your system
写这边文章的目的在于,帮助大家分析一下,为什么会出现这个问题,如何解决。毕竟Lattice的官网也没有给出详细的分析和解决方法                     这个问题是我在安装lattice...
用户1396350 2011-05-08 15:03
testbench学习笔记(二)--仿真isp的ip核
attachment downloadattachment downloadattachment downloadattachment download采用ispleverstarter 8.0,和m...
我要评论
3
3
关闭 站长推荐上一条 /3 下一条